eda頻率計課程設計報告(編輯修改稿)
2025-06-26 18:55 本頁面
【文章內容簡介】 存在于此模塊的輸入口，在信號 LOAD 的上升沿后即被鎖存到寄存器 REG32B 的內部，并由 REG32B 的輸出端輸出，然后由 7 段譯碼器譯者成能 在數(shù)碼管上顯示輸出的相應數(shù)值。 計數(shù)器 CNT10 設計要求：有一時鐘使能輸入端，用于鎖定計數(shù)值。當高電平 4 時計數(shù)允許，低電平時禁止計數(shù)。 本設計可通過實驗箱下載驗證，將第一全局時鐘 CLK接實驗箱 1Hz頻率信號，第二全局時鐘 CLK2 作為待測頻率輸入，輸出接 6個數(shù)碼管顯示所測的頻率值。 頻率計電路的頂層結構及仿真圖 本設計有三個模塊組成，測頻控制信號發(fā)生器 TESTCTL 六個有時鐘使能功能的十進制計數(shù)器 CNT10 和六個 4 位鎖存器 REG4B，如圖所示： 頻率計電路圖 、測頻控制信號發(fā)生器 TESTCTL TESTCTL 的計數(shù)器使能信號 TESTCTL 能產生一個 1 秒脈寬的周期信號，并對頻率計的每一個計數(shù)器 CNT10 的 ENA 使能端進行控制。當 TESTCTL 為高電平時允許計數(shù)，當為低電平時禁止計數(shù)，并保持其所計的脈沖個數(shù)。波形仿真如下： 5 測頻控制信號發(fā)生器仿真圖 、 4 位鎖存器 REG4B 停止計數(shù)期間，首先需要一個鎖存信號 LOAD 的上跳沿將計數(shù)器在前 1 功盡棄秒鐘的計數(shù)值鎖存進鎖存器中，由七段譯碼譯出并穩(wěn)定顯示。設置鎖存器的好處是，顯示的數(shù)據(jù)穩(wěn)定。鎖存信號之后，必須有一個清零信號 CLRCNT 對計數(shù)器進行清零，為下一秒鐘的計數(shù)操作做準備。 、十進制計數(shù)器 CNT10 此計數(shù)器有一使能輸入端 ENA，用于鎖定計數(shù)值。當高電平時允許計數(shù)，低電平時禁止計數(shù)。波形仿真如下： 十進制計數(shù)器仿真圖 四、總結 電子課程設計是電子類專業(yè)學生重要基礎實踐課，是工科專業(yè)的必修課。經過查資料、選方案、設計電路、撰寫設計報告、使我得到一次全面的工程實踐訓練。理論聯(lián)系實際，提高和培養(yǎng)創(chuàng)新能力，為后續(xù)課程的學習，畢業(yè)設計，畢業(yè)后的工作打下基礎。同時，結合 EDA 技術，進行仿真設計，可以體現(xiàn)現(xiàn)代化的設 6 計方法和理念，電子課程設計在培養(yǎng)學生能力方面及動手能力方面有很大提高。 通過本次的課程設計，讓我學會了學以致用，更
畢業(yè)設計相關推薦
鄂ICP備17016276號-1