【文章內(nèi)容簡介】 LSE 1111101 WHEN (BCD4= 0110) ELSE 0000111 WHEN (BCD4= 0111) ELSE 1111111 WHEN (BCD4= 1000) ELSE 1100111 WHEN (BCD4= 1001) ELSE 0000000。 END ARCHITECTURE ART。 將顯示控制器（ DUC）中輸出的 BCD 碼進(jìn)行譯碼后作為七段共陰極發(fā)光二極管的輸入信號，實現(xiàn)了最終的阿拉伯?dāng)?shù)字顯示在系統(tǒng)功能面板上。（注：該顯示部分由十五個共陰極發(fā)光二極管構(gòu)成。） 3. 時序仿真與分析 模塊仿真波形如下： 實現(xiàn)了從 0 到 59 的循環(huán)計數(shù)，每實現(xiàn)一次 59 到 0 的計數(shù)動作，計數(shù)模塊輸出一個進(jìn)位信號。當(dāng)LD 端有低電平輸入時，說明置數(shù)信號 (LD)有效，模塊將預(yù)置數(shù) (DATA)56 送入計數(shù)結(jié)果 (NUM)中去，計數(shù)模塊從 56 開始重新計數(shù)。當(dāng)計數(shù)結(jié)果（ NUM）從零開始計數(shù)時，產(chǎn)生一個進(jìn)位信號（ CO）。 9 的仿真波形如下： 在正常計數(shù)過程中，模塊實現(xiàn)了從 0 到最大天數(shù) (MAX_DAYS)的循環(huán)計數(shù)，每實現(xiàn)一次最大天數(shù)(MAX_DAYS)到 0 的計數(shù)動 作，計數(shù)模塊輸出一個進(jìn)位信號。當(dāng) LD 端有低電平輸入時，說明置數(shù)信號 (LD)有效，模塊將預(yù)置數(shù) (DAY)20 送入計數(shù)結(jié)果 (NUM)中去，計數(shù)模塊從 20 開始重新計數(shù)。 . 波形圖如圖： 該圖實現(xiàn)的是計星期， NUM 為輸出端（設(shè)置為可輸入輸出端口）， DATA為輸入端，上級輸出信號 CO 作為該級別 CLK 的輸入信號， LD 為置位信號。如波形所示，該部分實現(xiàn)了周一到周日的循環(huán)。完成預(yù)定要求。 波形圖如圖： 10 該圖在功能上與上圖是相應(yīng)的計月份。實現(xiàn)了從一月份到 十二月份的循環(huán)。完成預(yù)定要求。 . 波形圖如圖： 該圖在功能上是實現(xiàn)計小時。實現(xiàn)了從 1 點（時刻）到 24 點（時刻）的循環(huán)。完成預(yù)定要求。 波形如圖： 該圖在功能上是通過譯碼后實現(xiàn)調(diào)整模式選擇，即系統(tǒng)功能面板上的調(diào)整模式切換。從輸出波形上來說，輸出波形有且只有一位為高電平，在共陰極二極管會顯示該模式正在處理。完成預(yù)定要求。 波形如圖： 11 該圖在功能上是將 BCD 碼譯碼到數(shù)碼顯示管上相應(yīng)的要求數(shù)碼。由 波形圖可知，該圖是正確的。（如輸出‘ 0111111’ B 顯示的是‘ 0’ D；‘ 0000110’ B 顯示的是‘ 1’ D 等。）完成預(yù)期要求。 4. 邏輯綜合與分析 綜合邏輯組合圖如圖： 該圖為調(diào)整控制電路 (ATCC)，通過 KEY進(jìn)行調(diào)整模式的選擇； CLK_KEY進(jìn)行具體調(diào)節(jié)相應(yīng)的秒、分、時、日、月、年等模式。 下圖為整個計時系統(tǒng)的運算部分。整體由上一級進(jìn)位信號作為下一級的是輸入信號。實現(xiàn)相關(guān)的關(guān)聯(lián)。由于界面過小，因此無法到完整的計數(shù)部分的原理圖。 12 下圖是整體電路圖中的顯示控制部分及譯 碼器部分。該部分實現(xiàn)的是相關(guān)的顯示在系統(tǒng)功能面板上的一系列 LED 顯示管。 最后就是控制顯示面板上的模式選擇發(fā)光二極管部分的連線。該部分的輸入線連接的是調(diào)整控制電路的相應(yīng)SEC_EN、 MIN_IN 等端口。表明控制調(diào)整模式的選擇。 最后是整體波形的仿真圖： 13 由于相關(guān)的波形的設(shè)置較為復(fù)雜，就簡略的設(shè)置了一下相應(yīng)的波形，確保了輸出顯示。然而在模式選擇的輸出端卻有所欠缺，由于時間較為緊迫，因此沒有具體去優(yōu)化該輸入信號的給與。在整體設(shè)計中，此次課程設(shè)計基本成功。 5. 硬件驗證 及結(jié)果 此次課程設(shè)計，由于實驗設(shè)備的有限，以及時間的欠缺。并沒有實現(xiàn)其下載到開發(fā)板上驗證。 6. 設(shè)計收獲與體會 這次最大的收獲就是學(xué)會了很系統(tǒng)地去解決一個實際問題，學(xué)會了巧妙運用模塊化的思想。在整個 電路設(shè)計與實現(xiàn)中，最成功的地方就是有條理地將功能細(xì)化，分成一個一個小的功能來實現(xiàn)。沒做好一個小功能實現(xiàn)的電路，就將其集成為一塊具有此功能的芯片，這樣，在之后的電路連接中就只要將這塊芯片接入即可，最后就這樣一級一級地將電路集成，最后生成的電子鐘電路就只是一塊芯片，只要加一些其他外部控制開關(guān)與顯示電路就能實現(xiàn)此多功能電子鐘的各功能。 經(jīng)過幾天的辛苦調(diào)試，經(jīng)過仿真終于能達(dá)到們所需的設(shè)計要求，雖然最終的設(shè)計還存在些小瑕疵 .但畢竟是第一次做，我們還是比較滿意的。 本次設(shè)計讓我們那發(fā)現(xiàn)了自己很多的不足，對以前所學(xué)過的知識理 解得不夠深刻，掌握得不夠牢固。 可以說 這次設(shè)計的綜合計時系統(tǒng)還是比較成功的，雖然這次設(shè)計的綜合計時系統(tǒng)不是很完美，在設(shè)計中遇到了很多的難題，最后在老師的辛勤的指導(dǎo)下，終于迎刃而解 .還是覺得不錯的，終于覺得平時所學(xué)的知識有了實用的價值，達(dá)到了理論與實際相結(jié)合的目的，不僅學(xué)到了不少知識，而其鍛煉了自己的能力，使自己對以后的路有了更加清楚的認(rèn)識，同 時，對未來有了更多的信心。最后，對給過我?guī)椭乃型瑢W(xué)和 老師再次表示衷心的感謝 ! 14 二、 SOBEL 圖像邊緣檢測器的設(shè)計 1. 系統(tǒng)設(shè)計原 理 該系統(tǒng)的主要設(shè)計原理是采用現(xiàn)代電子設(shè)計的最新技術(shù) —— EDA 技術(shù)，使用高速可編程邏輯器件PFGA/CPLD 自行開發(fā)有關(guān)處理芯片成了一種全新的解決方案。如下組成框圖所示： DSP+FPGA/CPLD圖像主處理器 其中圖像傳感器 CCD的功能是獲取外界圖像的各個像素點灰度值；圖像主處理器采用數(shù)字信號處理器 DSP，主要負(fù)責(zé)對圖像傳感器傳送的灰度信息進(jìn)行存儲，并負(fù)責(zé)調(diào)用協(xié)處理器進(jìn)行邊界像素判別，找出我們感興趣的目標(biāo)對象，從而得到該對象的運動信息，以便控制執(zhí)行裝置進(jìn)行位置跟蹤；邊緣檢測 協(xié)處理器為 FPGA/CPLD，主要是完成主處理器傳送過來的像素的邊界判別，并把處理結(jié)果返回到主處理器中。 在本系統(tǒng)中，各項設(shè)計指標(biāo)為：數(shù)據(jù)吞吐量 10Mb/s。動態(tài)響應(yīng)時間 100ms/frame。主處理器初步選用德州公司的 DSP芯片 TMS320C5402，協(xié)處理器擬采用 ALTERA公司的 FLEX10K20。圖像處理系統(tǒng)接口關(guān)系如下圖所示： 邊緣可定義為圖像中灰