【文章內(nèi)容簡介】 分、秒計時，動態(tài)顯示的功能。分析整個電路的工作原理，分別說明各子模塊的設(shè)計原理和調(diào)試、仿真、編 程的過程。二、實(shí)驗(yàn)任務(wù)：用 FPGA 器件和 EDA 技術(shù)實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計已知條件：MAX+Plus 軟件FPGA 實(shí)驗(yàn)開發(fā)裝置基本功能：以數(shù)字形式顯示時、分、秒的時間；小時計數(shù)器為 24 進(jìn)制；分、秒計數(shù)器為 60 進(jìn)制。三、底層模塊設(shè)計（電路原理圖及仿真）小時計數(shù)器為24進(jìn)制 電路原理圖仿真圖封裝圖分、秒計時器都為60進(jìn)制 電路原理圖仿真圖封裝圖四、總體方案按照上述實(shí)驗(yàn)要求，本次電子數(shù)字時鐘實(shí)驗(yàn)，通過兩個模 60 計數(shù)器及一個模 24 計數(shù)器級聯(lián)既可以實(shí)現(xiàn)計時模塊。多功能數(shù)字鐘的主體部分 電路原理圖仿真圖封裝圖五、心得體會剛剛開始覺得做這個電子實(shí)驗(yàn)報告挺難的，因?yàn)閷浖牟皇煜ず蛯@個實(shí)驗(yàn)操作的也不熟悉，對著老師給的資料也做了很長時間，就是仿真的時候有些該注意的沒有注意，導(dǎo)致仿真失敗，但是后來還是自己慢慢拿的請教同學(xué)、老師哪里出了問題，后來才做出來了，把60進(jìn)制的做出來了，后來的24進(jìn)制按照老師給的電路原理圖也成功了仿真出來，我用了很長時間才編寫出來，現(xiàn)在看看，也沒有那么難了。同時請教老師，和同學(xué)、通過實(shí)驗(yàn)掌握一些邏輯組合器件的基本功能和用法?？傊?，我很感謝這次實(shí)驗(yàn)可以給我這樣的機(jī)會，這個實(shí)驗(yàn)給了我很對的收獲，我相信這會對我以后的學(xué)習(xí)很有幫助。第三篇：eda 實(shí)現(xiàn)多功能數(shù)字鐘一、標(biāo)題：EDA實(shí)現(xiàn)多功能數(shù)字鐘二、任務(wù)書：設(shè)計要求是用FPGA器件和EDA技術(shù)實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計，⑴ 控制功能包括①以數(shù)字形式顯示時、分、秒的時間；②小時計數(shù)器為24進(jìn)制；③分、秒計數(shù)器為60進(jìn)制；④有兩個使能端起到校時、校分的作用，同時按無效；⑤每小時的59分555559分別以四長聲一短聲進(jìn)行模擬電臺仿真；⑥讓信號燈在晚上19點(diǎn)至早上5點(diǎn)亮；⑵ 在Max＋plusⅡ軟件系統(tǒng)平臺上建立多功能數(shù)字鐘電路的頂層電路文件并完成編譯和仿真，并對器件進(jìn)行下載檢查。三、關(guān)鍵詞：數(shù)字鐘 原理電路 編譯 仿真 下載四、數(shù)字鐘電路系統(tǒng)的組成框圖：五、各功能模塊設(shè)計、仿真波形及其分析說明：小時計時模塊：仿真波形：分析說明：當(dāng)小時的高四位為0、1時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)小時的高四位為2，同時低四位為3時，小時的高低四位都清零。實(shí)現(xiàn)從00到23的循環(huán)計數(shù)。分鐘計時模塊：仿真波形：分析說明：當(dāng)分鐘的高四位為0、4時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)分鐘的高四位為5時，同時低四位為9時，分鐘的高低四位都清零，實(shí)現(xiàn)從00到59的循環(huán)計數(shù)。秒計時模塊（與分計時模塊相同）；校時、校分模塊：仿真波形：分析說明：SWM、SWH兩開關(guān)先設(shè)置1，秒時鐘，分時鐘，小時時鐘分別設(shè)置為不同頻率的時鐘，當(dāng)開關(guān)SWM置0即按下時，秒時鐘CPS對分鐘進(jìn)行校對，即如圖所示CPM在SWM為0時頻率與CPS相同；同理，當(dāng)SWH為0時用秒時鐘對小時進(jìn)行校對，即CPH在SWH為0時頻率與CPS相同。當(dāng)SWM、SWH都不為0時，分鐘、小時正常計時。整點(diǎn)報時模塊：仿真波形：分析說明：為實(shí)現(xiàn)時鐘在59分51秒53秒55秒57秒時，以低音報時，當(dāng)為59分59秒時以高音報時；所以將M[7..0]從高位到低位設(shè)置為0101 1001轉(zhuǎn)換成十進(jìn)制即為59分，秒的十位都為5所以S7到S4設(shè)置為0101，秒的個位9，即0000010100111001，從S3到S0只有當(dāng)S3設(shè)置為1的時候秒個位為9，通過分頻以1000HZ輸出以實(shí)現(xiàn)高音報時；7時S0都為0，為能同時確定7則將S0設(shè)置為0，SS2則為任意。如波形所示，S3取一段設(shè)置為1時，輸出FU變?yōu)?000HZ的高頻報時，其余狀態(tài)一致為500HZ低頻報時，從而實(shí)現(xiàn)預(yù)期情況。時段控制模塊：仿真波形：分析說明：從19點(diǎn)到凌晨5點(diǎn)（含5點(diǎn)），燈亮，即完成時段控制。六、頂層邏輯電路圖、仿真波形及分析結(jié)論：建立一個頂層文件如圖：仿真波形如下：分析結(jié)論：經(jīng)仿真波形分析①走時正常；②能〝校時〞〝校分〞；③整點(diǎn)報時；④時段控制到位。功能完全符合設(shè)計要求，可以下載。七、定義芯片管腳號（列表示意）及下載過程：由于提供的實(shí)驗(yàn)箱的七段顯示器是掃描形式工作，需要進(jìn)行譯碼以及選擇掃描，需添加模塊：該模塊有三部分組成，包括一個8進(jìn)制計數(shù)器，一個38數(shù)據(jù)選擇器及七段顯示譯碼器：將該模塊連入最后的頂層文件中，即可進(jìn)行下載工作。按鍵掃描模塊：由于試驗(yàn)箱提供的按鍵系統(tǒng)為4*4掃描矩陣，需將橫向或縱向按鍵設(shè)置0或1，該模塊只需要在頂層文件中接4個output出來接地，如圖：分配輸入、輸出信號在器件上的引腳號：引腳分配表：對器件進(jìn)行下載：選MAX+plus II/Programmer，彈出編程對話框，如圖：檢查編程文件名和器件，正確，接上硬件后，點(diǎn)擊器件編程。即完成下載。八、課程設(shè)計中遇到問題及解決方法Q1：下載后，秒鐘不進(jìn)位A：檢查原理電路發(fā)現(xiàn)輸入輸出接錯位，經(jīng)更正正常； Q2：到59分51秒等不鬧鐘A：檢查蜂鳴器是否接錯管腳，下載器上套線是否接好，最后發(fā)現(xiàn)是套線的問題，解決后，正常鳴叫。九、課程設(shè)計項(xiàng)目最終結(jié)論通過各模塊級聯(lián)最后成功下載，實(shí)現(xiàn)了兩個使能對分秒校時，整點(diǎn)仿電臺報時以及時段控制的多功能數(shù)字鐘。十、心得體會：實(shí)驗(yàn)過程中最然遇到了很多困難，從畫圖到理解電路圖，還有接觸沒有接觸過的下載，把紙上的東西用到了硬件中，質(zhì)的改變?？吹匠晒Φ臄?shù)字鐘，很有成就感。好像聽到的蜂鳴聲是從未聽到過的美妙樂曲。課設(shè)給我們指引了又一工作方向，培養(yǎng)對這些的興趣，對以后工作應(yīng)該很有幫助，所以堅(jiān)定了我課后還要多看書多學(xué)習(xí)這方面知識的信念。十一、參閱教材及文獻(xiàn)：《電子線路實(shí)驗(yàn)設(shè)計仿真講義》按鈕，直接對第四篇：EDA數(shù)字鐘課程設(shè)計課 程 設(shè) 計 報 告設(shè)計題目：用VHDL語言實(shí)現(xiàn)數(shù)字鐘的設(shè)計班 級：電子1002班 學(xué) 號：20102625 姓 名：于曉 指導(dǎo)教師：李世平、李寧 設(shè)計時間：2012年12月摘要數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時、分、秒計時的鐘表。本設(shè)計主要是實(shí)現(xiàn)數(shù)字鐘的功能，程序用VHDL語言編寫，整體采用TOPTODOWN設(shè)計思路，具有基本的顯示年月日時分秒和星期的功能，此外還有整點(diǎn)報時功能。該數(shù)字鐘的實(shí)現(xiàn)程序分為頂層模塊、年月模塊、日模塊、時分秒定時模塊、數(shù)碼管顯示模塊、分頻模塊、星期模塊，此外還有一個庫。該程序主要是用了元件例化的方法，此外還有進(jìn)程等重要語句。沒有脈沖時，顯示時分秒，set按鈕產(chǎn)生第一個脈沖時，顯示年月日，第2個脈沖到來時可預(yù)置年份，第3個脈沖到來時可預(yù)置月份，依次第8個脈沖到來時分別可預(yù)置日期、時、分、秒、星期，第 9個脈沖到來時設(shè)置星期后預(yù)置結(jié)束，正常工作，顯示的是時分秒和星期。調(diào)整設(shè)置通過Up來控制，UP為高電平，upclk有脈沖到達(dá)時，預(yù)置位加1，否則減1。當(dāng)整點(diǎn)到達(dá)時，報時器會鳴響，然后手動按鍵停止報時。關(guān)鍵詞：數(shù)字鐘，VHDL，元件例化，數(shù)碼管課程設(shè)計目的掌握利用可編程邏輯器件和EDA設(shè)計工具進(jìn)行電子系統(tǒng)設(shè)計的方法課程設(shè)計內(nèi)容及要求設(shè)計實(shí)現(xiàn)一個具有帶預(yù)置數(shù)的數(shù)字鐘，具有顯示年月日時分秒的功能。用6個數(shù)碼管顯示時分秒，set按鈕產(chǎn)生第一個脈沖時，顯示切換年月日，第2個脈沖到來時可預(yù)置年份，第3個脈沖到來時可預(yù)置月份，依次第7個脈沖到來時分別可預(yù)置日期、時、分、秒，第 8個脈沖到來后預(yù)置結(jié)束，正常工作，顯示的是時分秒。Up為高電平時，upclk有脈沖到達(dá)時，還可以在此基礎(chǔ)上增加其它功能。VHDL程序設(shè)計本設(shè)計采用topdown 模式設(shè)計，分模塊進(jìn)行，各功能都使用元件例化方式設(shè)計，主要有LED顯示模塊、時分秒