【文章內(nèi)容簡介】 U T P U THCIO U T P U TO R 2ins t 8c l c 4 8 m 1hz2hz500hz1 k h zfdins t 2G N Dc l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 1c l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 3c l e a r 1h o l d 1c l ck1c l c 1ciL1H1L2H2L3H3L4H4m o d 2 4ins t 5CLRNDPRNQD F Fins t 4V C CCLRNDPRNQD F Fins t 9V C Cmcim h1m h2m h3m h4m l1m l2m l3m l4scis h1s h2s h3s h4s l1s l3s l4scimcis l2hh1hh2hh3hh4hl1hl2hl3hl4HCIk1HCI 圖 13 計(jì)數(shù)電路：脈沖由分頻器提供， 外部的總電路采用 的 是異步計(jì)數(shù)法（但達(dá)到了同步的效果），把進(jìn)位信號(hào)連接起來 。秒位芯片 CLC1接 1HZ脈沖 CLC2不接，分位芯片 CLC1 接秒位的進(jìn)位信號(hào)脈沖 CLC2接 2HZ脈沖 用于校分，時(shí)位芯片 CLC1接 分位的進(jìn)位信號(hào)脈沖 CLC2接 2HZ脈沖 EDA(II) 多功能數(shù)字鐘 14 用于校時(shí)。 由于進(jìn)位信號(hào)是經(jīng)過非后送出的，所以未到進(jìn)位 數(shù)值 時(shí)為高電平，當(dāng)達(dá)到進(jìn)位制時(shí)低電平。當(dāng)秒位為 0— 58時(shí)， SCI為高，當(dāng)秒位為 59時(shí)， SCI為低，此時(shí)出現(xiàn)下降沿 ， 分的計(jì)數(shù)器不計(jì)數(shù)，當(dāng)秒位由 59— 變?yōu)?0時(shí)， SCI又變?yōu)楦唠娖?，出現(xiàn)上升沿， 觸發(fā)分位的計(jì)數(shù)器，分位計(jì)數(shù)器加 1，從而達(dá)到與同步計(jì)數(shù)方法相同的效果，而且不會(huì)出現(xiàn)冒險(xiǎn)，這也就是為什么把原來的進(jìn)位信號(hào)非后再送出的原因，分向秒進(jìn)位分析方法相同。 控制電路：總共有三個(gè)外接開關(guān) 清零、校分、校時(shí)。由于校分和校時(shí) 切換的是脈沖開關(guān)的顫抖可能被芯片誤認(rèn)為是計(jì)數(shù)脈沖，從而造成不穩(wěn)定，所以在這兩個(gè)開關(guān)上加了防抖動(dòng)裝置（ D觸發(fā)器）。 V C Cx ia o s h i I N P U TCLRNDPRNQD F Fin s t 9V C C 圖 14 時(shí)鐘端接的是 2HZ脈沖， D觸發(fā)器的功能是輸入端是什么輸出端便是什么，但需要上升沿去觸發(fā)， 沒有上升沿即使輸入端改變輸出端也不變，當(dāng)按下開關(guān)時(shí)發(fā)生顫抖（很短暫）這時(shí)無上升沿，輸出端不改變，當(dāng)開關(guān)穩(wěn)定后而且上升沿也到來了輸出端改變。為了達(dá)到消顫的目的同時(shí)又不造成開關(guān)的延時(shí)這里我們引入的脈沖是 2HZ。 清零：把開關(guān)直接接到三個(gè)計(jì)數(shù)器芯片的清零端即可。 校分： 開關(guān)值接到分位的 K,為了達(dá)到校分 時(shí)其他的保持這里還要把開關(guān)的值接到其他兩個(gè)芯片的保持信號(hào)輸入端。 校時(shí)：同校分的原理一樣。 由于秒位在校分和校時(shí)時(shí)都要保持，所以要把兩個(gè)保持信號(hào)或其來。 III． 顯示控制電路 結(jié)構(gòu)圖： 圖 15 電路圖： EDA(II) 多功能數(shù)字鐘 15 V C CSL1 I N P U TV C CSL2 I N P U TV C CSL3 I N P U TV C CSL4 I N P U TV C CSH 1 I N P U TV C CSH 2 I N P U TV C CSH 3 I N P U TV C CSH 4 I N P U TV C CM L1 I N P U TV C CM L2 I N P U TV C CM L3 I N P U TV C CM L4 I N P U TV C CM H 2 I N P U TV C CM H 1 I N P U TV C CM H 3 I N P U TV C CM H 4 I N P U TV C CH L1 I N P U TV C CH L2 I N P U TV C CH L3 I N P U TV C CH L4 I N P U TV C CHH1 I N P U TV C CHH2 I N P U TV C CHH3 I N P U TV C CHH4 I N P U TV C CC LK I N P U TaO U T P U TbO U T P U TcO U T P U TdO U T P U TeO U T P U TfO U T P U TgO U T P U TSLO U T P U TSHO U T P U TMLO U T P U TMHO U T P U THHO U T P U THLO U T P U TB C D T O 7 S E GL T NBCDR B I NB I NAOBOCOEODOFOGOAR B O N7447ins t 27C O U N T E RCBAE N TDC L R NC L KE N PL D NQAQBQCQDRCO74163ins t 29V C C3 : 8 D E C O D E RABG1CG 2 A NG 2 B NY 0 NY 1 NY 2 NY 3 NY 4 NY 5 NY 6 NY 7 N74138ins t 32SL1SL2SL3SL4SH 1SH 2SH 3SH 4M L1M L2M L3M L4M H 1M H 2M H 3M H 4H L1H L2H L3H L4HH1HH2HH3HH4A1A2A3D1D2D3D4M U X 24ins tV C C圖 16 電路原理：本電路完成的是動(dòng)態(tài)顯示， 動(dòng)態(tài)顯示不同于以往的靜態(tài)顯示，所謂靜態(tài)顯示，即每一個(gè)數(shù)碼管由單獨(dú)的七段顯示譯碼器驅(qū)動(dòng)，如要顯示 N位數(shù)，必需用 N個(gè)七段顯示譯碼器。和靜態(tài)顯示不同，動(dòng)態(tài)顯示使用數(shù)據(jù)選擇器的分時(shí)復(fù)用功能，將任意多位數(shù)碼管的顯示 驅(qū)動(dòng)，由一個(gè)七段顯示譯碼器來完成。這樣即節(jié)省了器件，又提高了效率。 主體是一個(gè) 24 選 4的數(shù)據(jù)選擇器，路選信號(hào)是由一個(gè) 模 8 計(jì)數(shù)器提 供的，這樣在一個(gè)周期里空余兩個(gè)路選信號(hào)，由于用的是動(dòng)態(tài)原理， 信號(hào)停留時(shí)間很短一個(gè)周期 1/1000 秒， 這樣 人眼根本看不出。 24選 4的輸出送到 7447段譯碼器，以便在數(shù)碼管上顯示 相應(yīng) 數(shù)值。模 8計(jì)數(shù)器的輸出同時(shí)送到位選控制電路，由一個(gè) 74138譯碼器構(gòu)成，以便在任意時(shí)間只有一個(gè)位有效 ，這樣在任意的一個(gè)時(shí)間段里由 7447提供段顯信號(hào)， 74138提供位顯信號(hào)， 從而達(dá)到動(dòng)態(tài)顯示的目的。 這里只 有 24選 4芯片是自己設(shè)計(jì)的，其他的軟件都提供了。 選 4數(shù)據(jù)選擇器的設(shè)計(jì) 這里我們是自己依據(jù)實(shí)驗(yàn)參考書里的 mux數(shù)據(jù)選擇器的 VHDL語句編寫的。 語句如下： EDA(II) 多功能數(shù)字鐘 16 library ieee。 use 。//聲明庫 entity MUX24 is port (SL1,SL2,SL3,SL4:in std_logic。 SH1,SH2,SH3,SH4:in std_logic。 ML1,ML2,ML3,ML4:in std_logic。 MH1,MH2,MH3,MH4:in std_logic。 HL1,HL2,HL3,HL4:in std_logic。 HH1,HH2,HH3,HH4:in std_logic。 A1,A2,A3 :in std_logic。 D1,D2,D3,D4 :out std_logic)。//定義輸入輸出端口 end MUX24。 architecture P of MUX24 is SIGNAL SL:std_logic_vector(3 downto 0)。 SIGNAL SH:std_logic_vector(3 downto 0)。 SIGNAL ML:std_logic_vector(3 downto 0)。 SIGNAL MH:std_logic_vector(3 downto 0)。 SIGNAL HL:std_logic_vector(3 downto 0)。 SIGNAL HH:std_logic_vector(3 downto 0)。 SIGNAL D:std_logic_vector(3 downto 0)。 SIGNAL SEL:std_logic_vector(2 downto 0)。//定義數(shù)組范圍 begin SL=SL1amp。SL2amp。SL3amp。SL4。 SH=SH1amp。SH2amp。SH3amp。SH4。 ML=ML1amp。ML2amp。ML3amp。ML4。 MH=MH1amp。MH2amp。MH3amp。MH4。 HL=HL1amp。HL2amp。HL3amp。HL4。 HH=HH1amp。HH2amp。HH3amp。HH4。 SEL=A1amp。A2amp。A3。 //把相應(yīng)的數(shù)值賦給對(duì)應(yīng)的數(shù)組 with SEL select //用 SEL的值作為選 擇信號(hào) D=SL when 000, //SEL(即輸入 A A A3)為 000時(shí)輸出秒低位 SH when 100, ML when 010, MH when 110, HL when 001, HH when 101, 0000 when others。 D1=D(3) 。 //把數(shù)組 D的值賦給對(duì)應(yīng)的輸出端口 D2=D(2)。 D3=D(1)。 D4=D(0)。 end P。 EDA(II) 多功能數(shù)字鐘 17 V C CA I N P U TV C CB I N P U TV C CC I N P U TV C CSL1 I N P U TV C CSL2 I N P U TV C CSL3 I N P U TV C CSL4 I N P U TV C CSH 1 I N P U TV C CSH 2 I N P U TV C CSH 3 I N P U TV C CSH 4 I N P U TV C CM L1 I N P U TV C CM L2 I N P U TV C CM L3 I N P U TV C CM L4 I N P U TV C CM H 1 I N P U TV C CM H 2 I N P U TV C CM H 3 I N P U TV C CM H 4 I N P U TV C CH L1 I N P U TV C CH L2 I N P U TV C CH L3 I N P U TV C CH L4 I N P U TV C CHH1 I N P U TV C CHH2 I N P U TV C CHH3 I N P U TV C CHH4 I N P U Tout 1O U T P U Tou t 2O U T P U Tout 3O U T P U Tou t 4O U T P U TG1 G2ANG2BNA B CY0NY1NY2NY3NY4NY5NY6NY7N741381inst8 G1 G2ANG2BNA B CY0NY1NY2NY3NY4NY5NY6NY7N741381instG1 G2ANG2BNA B CY0NY1NY2NY3NY4NY5NY6NY7N74