多功能數(shù)字鐘畢業(yè)設計報告(編輯修改稿)
2025-02-17 16:33 本頁面
【文章內(nèi)容簡介】 地，于是基本RS觸發(fā)器轉(zhuǎn)為“0”狀態(tài)。秒狀態(tài)可以直接進入“分”計數(shù)器，而“分”進位脈沖被阻止進入，因而能較快地校準分計數(shù)器的計數(shù)值。校準后，將校正開關(guān)恢復原位，數(shù)字鐘繼續(xù)進行正常計時工作。電路圖如圖6所示:圖 6 方案三校正電路方案四：校時電路僅由2個單刀雙擲開關(guān)所構(gòu)成電路圖如圖7所示:圖7單刀雙擲開關(guān)電路選擇理由：綜上分析，選擇方案四，用開關(guān)組成的校時電路較簡單，易調(diào)節(jié)，成本低用NE555芯片以及外圍電路搭建成一個多諧振蕩器，通過設計外圍電路的參數(shù)輸出方波頻率為1Hz，故稱為秒方波發(fā)生器。由于脈沖的占空比對系統(tǒng)的影響不大，故把占空比設計為1/3。輸出方波用作計數(shù)器及D觸發(fā)器的clk信號。NE555定時器引腳圖如圖8所示，脈沖頻率公式：f=1／（R1+2R2）C㏑2圖8 NE555的引腳圖GND: Pin 1 (接地) 地線(或共同接地) ，通常被連接到電路共同接地。TRIGGER: Pin 2 (觸發(fā)點) 這個腳位是觸發(fā)NE555使其啟動它的時間周期。觸發(fā)信號上緣電壓須大于2/3 VCC，下緣須低于1/3 VCC 。OUTPUT: Pin 3 (輸出) 當時間周期開始555的輸出腳位。周期的結(jié)束輸出回到O伏左右的低電位。于高電位時的最大輸出電流大約200 mA 。RESET: Pin 4 (重置) 一個低邏輯電位送至這個腳位時會重置定時器和使輸出回到一個低電位。它通常被接到正電源或忽略不用。CONTROL VOLTAGE: Pin 5 (控制) 這個接腳準許由外部電壓改變觸發(fā)和閘限電壓。當計時器經(jīng)營在穩(wěn)定或振蕩的運作方式下,這輸入能用來改變或調(diào)整輸出頻率。Threshold: Pin 6 (重置鎖定) Pin 6重置鎖定并使輸出呈低態(tài)。當這個接腳的電壓從1/3 VCC電壓以下移至2/3 VCC以上時啟動這個動作。Discharge: Pin 7 (放電) 這個接腳和主要的輸出接腳有相同的電流輸出能力，當輸出為ON時為LOW，對地為低阻抗，當輸出為OFF時為HIGH，對地為高阻抗。VCC: Pin 8 (V +) 這是555 IC的正電源電壓端。供應電壓的范圍是+(最小值)至+16伏特(最大值)。選擇R1=47K，R2=47K，RV1=2K，C=10μF，形成電路圖如圖9所示： 圖9秒脈沖發(fā)生器如圖所示GND接地線、VCC是電源、Discharge放電、OUTPUT輸出、Threshold清零鎖定、RESET負責清零、TRIGGER觸發(fā)點、CONTROL VOLTAGE控制\60進制計數(shù)器的設計圖10 74ls160的引腳圖74160的引線如圖11所示：圖11 74160的引線圖表1 74ls160的功能表CLK CLR′LOAD′ENP ENT工作狀態(tài)↑↑01111 0111 0 1 01 1置零預置數(shù)保持保持（但C=0）計數(shù)表1的主要功能為：異步清除：當CLR′=0時，無論有無CLK，計數(shù)器立即清零，QDQA均為0，稱為異步清除。同步預置：當LOAD′=0時，在時鐘脈沖上升沿的作用下，QD=D，QC=C，QB=B，QA=A。 當使能端ENP=ENT=1時，計數(shù)器計數(shù)。 鎖存：當使能端ENP=0或ENT=0時，計數(shù)器禁止計數(shù)，為鎖存狀態(tài)。時計數(shù)器應為60進制計數(shù)器，采用一片74LS20與一片74LS160集成電路利用置零法來實現(xiàn)。當時計數(shù)器輸出的第60個進位信號時，時計數(shù)器應該復位，計數(shù)由59回到0即完成一個計數(shù)周期。電路如圖12所示：圖12 采用同步置數(shù)法設計60進制計數(shù)器
公司管理相關(guān)推薦
鄂ICP備17016276號-1