【文章內(nèi)容簡介】 錄下了，循環(huán)進行此步驟，就可以將 8 到數(shù)據(jù)依次記 錄在記憶模塊中了。 選擇輸出模塊子程序 （ 1）選擇輸出模塊的 VHDL 程序及它的子程序 SLECT8_1 和 CNT8 見附錄 2.選擇輸出模塊的程序流程圖如下圖： JYMK CLR=1 D0～ D7=0 ,i=0 JISHU 鍵是否按下 i=i+1 記憶模塊程序流程圖 D0～ D7 保持不變 Qi=Di Y N N Y 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 16 （ 2）程序流程圖的分析 選擇輸出模塊的作用是將數(shù)字秒表記錄下來的各路時間數(shù)據(jù)依次在數(shù)碼管上輸出。它設(shè)置了一個清零端 CLR，只要 CLR 為 0，選擇輸出模塊的輸出馬上置零， i 的值也置零。在 CLR 端不為 0 的前提下，判斷 SELRCE1 是否被按下，若被按下，則 i 的值加一，再將 Di 的值賦個 Y，再判斷 CLR 及 SELECT1 的狀態(tài)，將下一路數(shù)據(jù)選擇輸出，這樣就可以講數(shù)字秒表記錄下來的各道數(shù)據(jù)依次在數(shù)碼管上顯示出來。 4 數(shù)字秒表的仿真與實驗 本章將通過 QUARTUSⅡ軟件以及 EDA 實驗箱對設(shè)計進行硬件和軟件仿真，通過仿真波形和 EDA 實驗箱數(shù)碼管顯示出的波形來驗證設(shè)計 的正確性。 數(shù)字秒表的 QUARTUSⅡ軟件仿真 一、實驗?zāi)康模候炞C計數(shù)模塊的正確性 二、實驗所用儀器：電腦一臺， QUARTUSⅡ軟件 XZSCMK CLR=0 Y=0， i=0 SELETI 是否被按下 i=i+1 Y=Di Y=Di N Y Y N 選擇輸出模塊程序流程圖 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 17 三、建立波形文件進行波行仿真 （一）、計數(shù)模塊的波形仿真及分析 計數(shù)模塊子程序 CNT FANGXIANGQI 和 CNT6 的仿真波形分別如下圖 : CNT10 的仿真波形圖 T’觸發(fā)器的仿真波形圖 CNT6 的仿真波形圖 波形分析： ①、從 CNT10 的仿真波形來看，當 EN=1， CLR=0 時，計數(shù)器正常計數(shù)，在計數(shù)已滿的時候，進位端輸出高電平，到 CLR=1 是，計數(shù)器的輸出置零，當 EA=0s是 ,計數(shù)器保持原有的輸出不變。故該計數(shù)器的功能符合設(shè)計要求。 ②、從 T’觸發(fā)器的波形來看，當清零端為零時，觸發(fā)器輸出為 0，當清零端為 1的時候，時鐘脈沖上升沿來時，觸發(fā)器的狀態(tài)發(fā)生改變。故該觸 發(fā)器的功能符合設(shè)計要求。 ③ CNT6 的波形分析同 CNT10. 計數(shù)模塊的仿真波形圖如下圖： 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 18 計數(shù)模塊的仿真波形圖 波形分析：從計數(shù)模塊的仿真波形來看，當 CLR=0 時，計數(shù)模塊的輸出為 0，當 CLR 為 1 的時候，按下 STOP 鍵后計數(shù)器開始計數(shù) ,再次按下后計數(shù)器停止計數(shù)。故計數(shù)模塊的功能符合設(shè)計要求。 （二）、記憶模塊的波形仿真機分析 記憶模塊子程序 REG3 CNT DECODER38 的仿真波形如下圖所示： REG32 的仿真波形圖 DECODER38 的仿真波形圖 CNT8 的仿真波形圖 波形分析： ①、從 REG32 的波形來看，當 EN=1 時，將輸出數(shù)據(jù)保存下來，當 EN=0 時寄存器保持原來的數(shù)據(jù)部變。故該寄存器的功能符合設(shè)計要求。 ②、從 DECODER38 的仿真波形來看，當?shù)刂份斎霝椴煌刂窌r，輸出的 8 為數(shù)據(jù)只有一位為 1。故該譯碼器符合設(shè)計要求。 ③、從 CNT8 的仿真波形來看，當 CLR=1 時，計數(shù)器清零，當 CLR=0 時，計數(shù)武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 19 器正常工作。故該計數(shù)器符合設(shè)計要求。 記憶模塊的仿真波形如下： 記憶模塊的仿真波形圖 波形分析： 當 CLR 為 1 時記憶模塊的輸出為 0，當 CLR 不 為 0 時，按下 JISHU 鍵，則依次記錄各道輸入數(shù)據(jù)。故該記憶模塊符合設(shè)計要求。 （三）、選擇輸出模塊的波形仿真及分析 選擇輸出模塊子程序 SELECCT8_1 的仿真波形如下圖： SELECT8_1的仿真波形圖 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 20 波形分析： 當?shù)刂份斎攵?AR 為不同的地址時， Y 端分別輸出 D0 至 D7 的數(shù)據(jù)，實現(xiàn)了選擇輸出的功能。 注：選擇輸出模塊子程序 CNT8 的程序與記憶模塊的 CNT8 的程序一樣 ， 在此不贅敘。 選擇輸出模塊的仿真波形如下圖： 選擇輸出模塊的仿真波形圖 波形分析： 從選擇輸出模塊的波形來看，當 CLR 為 1 時，選擇輸出模塊輸出為 0，當 CLR不為 0 時，當依次按下 SELECT 1 鍵的時候，依次選擇輸出 8 道輸入數(shù)據(jù)。 （四）、譯碼模塊的波形仿真 1，譯碼模塊子程序 HC4511 的仿真波形如下： CH511的仿真波形圖 波形分析： 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 21 從 CH4511 的波形來看，輸出的各位數(shù)據(jù)，分別為輸入數(shù)據(jù)的字形碼。符合共陰極 7 端顯示數(shù)碼管譯碼的要求。故該譯碼器符合設(shè)計要求。 譯碼模塊的仿真波形圖如下圖： 譯碼模塊的仿真波行圖 波形分析：從譯碼模塊的仿真波形圖來看， 8 位輸出分別輸出的是 DIN 輸入數(shù)據(jù)的字形碼 ，故符合譯碼的要求。 （五）、由計數(shù)模塊和記憶模塊連接成的 HXMK 的仿真波形如下， HXMK 的VHDL 程序見附錄 3。 HXMK的仿真波形圖 波形分析： 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 22 從 HXMK 的波形來看，當 CLR=1，是輸出置零，當 CLR 不為 0 時，當 JISHU鍵依次按下的時候 ,就將所記錄的時間數(shù)據(jù)記錄下了，該模塊把計數(shù)模塊和記憶模塊 連接在一起，從而實現(xiàn)記憶模塊將計數(shù)模塊的記錄的數(shù)據(jù)保存下來。 （六）、由 HXMK 與選擇輸出模塊連接在一起構(gòu)成的 DCMK 的仿真波形圖如下圖， DCMK 的 VHDL 程序見附錄 3。 DCMK的仿真波形圖 波形分析： 從 DCMK 的波形來看，當 CLR=1 后 ,模塊的輸出為 0，計時開始，連續(xù)按下 JISHU 鍵，記錄了 8 道數(shù)據(jù)，再按下 STOP 鍵停止計數(shù)，連續(xù)按下 SELECT1 鍵，輸出了， 前面記錄的 8 道數(shù)據(jù)，該模塊將 HXMK 及選擇輸出模塊的功能結(jié)合在一起，實現(xiàn)了計數(shù)和選擇輸出的功能，故符合設(shè)計要求。 （七）、由 DCMK 和 YMMK 組成的頂層模塊 SHUXIMIAOBIAO 模塊的仿真波形如下圖， SHUZIMIAOBIAO 的 VHDL 程序見附錄 3。 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 23 波形分析： 當 CLR=1 時，數(shù)字秒表清零，開始計數(shù)，連 續(xù)按下 JISHU 鍵，依次記錄 8 道數(shù)據(jù)，然后按下停止鍵，停止計數(shù)，連續(xù)按下 SELECT1 鍵，就可以依次輸出各道數(shù)據(jù)的字形碼，從而在數(shù)碼管上依次顯示各道時間。數(shù)字秒表的頂層模塊是由DCMK 及 YIMAMK 組成，集合了這兩個模塊的功能，從而實現(xiàn)了數(shù)字秒表的功能 EDA 實驗箱的硬件仿真 一、實驗?zāi)康模河糜布抡骝炞C數(shù)字秒表設(shè)計的正確性 二、實驗儀器： EDA 試驗箱，電腦一臺， QUARTUSⅡ軟件。 三、 EDA 實驗箱仿真的引腳鎖定如下表： 數(shù)字秒表功腳 實驗箱對應(yīng)外圍端口 1K30 對應(yīng)引腳 數(shù)字秒表功腳 實驗箱對應(yīng)外圍端口 1K30 對應(yīng)引腳 數(shù)字秒表功腳 實驗箱對應(yīng)外圍端口 1K30 對應(yīng)引腳 Y(0) A1 118 Y(11) D3 138 Y(22) 10 C6 Y(1) B1 121 Y(12) A4 137 Y(23) 13 D6 Y(2) C1 120 Y(13) B4 141 SELECT1 44 琴鍵 1 Y(3) D1 128 Y(14) C4 140 STOP 46 琴鍵 2 Y(4) A2 122 Y(15) D4 143 CLK 59 CLK3 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 24 Y(5) B2 131 Y(16) A5 142 CLR 47 琴鍵 3 Y(6) C2 130 Y(17) B5 7 Y(7) D2 133 Y(18) C5 144 Y(8) A3 132 Y(19) D5 9 Y(9) B3 136 Y(20) A6 8 Y(10) C3 135 Y(21) B6 1 數(shù)字秒表的引腳鎖定圖 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 25 總結(jié) 本設(shè)計利用基于 VHDL 的 DEA 設(shè)計工具，采用大規(guī)?？删幊踢壿嬈骷腇PGA，通過設(shè)計芯片來實現(xiàn)系統(tǒng)功能。用 EDA 技術(shù)設(shè)計數(shù)字系統(tǒng)，在每一層次上，都有描述、劃分、 綜合、和驗證四種類型的工作。把系統(tǒng)設(shè)計輸入到 EDA軟件，可以用圖形輸入，硬件描述語言或者二者的混合輸入。劃分、綜合、和驗證采用 EDA 軟件平臺自動完成。其實是采用了模塊化是設(shè)計思想，將整個設(shè)計化分為計數(shù)模塊、記憶模塊、選擇輸出模塊和譯碼模塊，首先將各個模塊的功能通過硬件描述語言描述出來，用軟件仿真波形驗證其正確性。在此基礎(chǔ)上將各個模塊通過原件列化語句連接在一起，構(gòu)成數(shù)字秒表電路系統(tǒng)，實現(xiàn)數(shù)字秒表的各個功能。在軟件設(shè)計和軟件仿真完成后，再通過 EDA 實驗箱進行硬件仿真，再次驗證系統(tǒng)的正確性。 在硬件和軟件仿真過程 中，驗證了時鐘秒表的各項功能的正確，滿足計數(shù)指標，但是在設(shè)計中還存在一些不足，比如在計數(shù)的時候，數(shù)碼管的輸出時為 0的，不能看見當時已總共計了多少時，其次在數(shù)據(jù)輸出的時候要依據(jù)數(shù)據(jù)的大小來判斷輸出數(shù)據(jù)的道數(shù)等。 希望通過進一步的學(xué)習能夠解決以上出現(xiàn)的設(shè)計缺點，在此基礎(chǔ)上豐富數(shù)字秒表的功能。 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 26 參考文獻 [1].潘松等 .EDA 技術(shù)實用教程 [M].科學(xué)出版社 .2020 年 [2].潘松等 .VHDL 教程 [M].西安電子科技大學(xué)出版社 .2020 [3].鄭儉鋒 .VHDL 設(shè)計及實現(xiàn) [M].電子設(shè)計應(yīng)用 .2020 [4].譚會生，張昌凡 .DA 技術(shù)及應(yīng)用（第三版） [M].西安電子科技大學(xué)出版社 [5].潘松等 .VHDL 實用教程 [M].成都：電子科技大學(xué)出版社 .2020:369,370,371 [6].康華光 .電子技術(shù)基礎(chǔ)數(shù)字部分 (第五版 ).高等教育出版社 .2020 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 27 附錄 1 數(shù)字秒表電路圖 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 28 附錄 2 數(shù)字秒表明細表 序號 代 號 名 稱 型號或規(guī)格 數(shù)量 備注 1 FPGA FPGA EP1K30144_3 1 2 R0 電阻 10K 4 3 R1 電阻 1 4 R2 電阻 5K 1 5 C1 電容 1uf 1 6 C2 電容 1 7 SW 按鍵 SWPB 4 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計說明書 29 附錄 3 數(shù)字秒表源程序代碼 CNT10 源程序代碼： LIBRARY IEEE。 USE 。 USE 。 ENTITY CNT10 IS PORT (CLK: IN STD_LOGIC。 CLR: IN STD_LOGIC。 ENA: IN STD_LOGIC。 CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 CARRY_OUT: OUT STD_LOGIC)。 END CNT10。 ARCHITECTURE ART OF CNT10 IS SIGNAL CQI: STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(CLK, CLR, ENA) BEGIN IF CLR=39。139。 THEN CQI=0000。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN I