fpga基本設(shè)計(jì)流程ppt課件(編輯修改稿)
2025-06-01 12:14 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、邏輯布局布線操作。適配完成后可以利用適配所產(chǎn)生的仿真文件作精確的時(shí)序仿真，同時(shí)產(chǎn)生可用于編程的文件。 時(shí)序仿真與功能仿真 時(shí)序仿真 功能仿真 就是接近真實(shí)器件運(yùn)行特性的仿真， 仿真文件中己包含了器件硬件特性參數(shù)， 因而，仿真精度高。 是直接對(duì) VHDL、原理圖描述或其他 描述形式的邏輯功能進(jìn)行測(cè)試模擬，以了解 其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求的過程， 仿真過程不涉及任何具體器件的硬件特性。 編程下載 通常 ， 將對(duì) CPLD的下載稱為編程 (Program)， 對(duì) FPGA中的SRAM進(jìn)行直接下載的方式稱為配置 (Configure)， 但對(duì)于 OTP FPGA的下載和對(duì) FPGA的專用配置 ROM的下載仍稱為編程 。 FPGA與 CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理 。 通常的分類方法是： ? 將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 CPLD， 如Lattice的 isp
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1