fpga基本設(shè)計(jì)流程ppt課件-文庫(kù)吧資料
2025-05-11 12:14本頁(yè)面
【正文】 的 ByteBlaster（ MV）下 載 接口 CPLD的 JTAG方式編程 圖 347 CPLD編程下載連接圖 TCK、 TDO、 TMS、 TDI為 CPLD的 JTAG口 對(duì) CPLD編程 FPGA的 JTAG/AS方式編程 PLD/FPGA的器件結(jié)構(gòu)請(qǐng)參見(jiàn)網(wǎng)頁(yè) “ PLD/FPGA基本原理 ” 主系統(tǒng)通用 10針標(biāo)準(zhǔn) 配置 /下載接口 目標(biāo)板 10針標(biāo)準(zhǔn) 配置接口 PIN1 OTP配置器件 插座 。 ? 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱(chēng)為 FPGA， 如Xilinx的 SPARTAN系列 、 Altera的 FLEX10K或 ACEX1K系列等 。 FPGA與 CPLD的辨別和分類(lèi)主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理 。 是直接對(duì) VHDL、原理圖描述或其他 描述形式的邏輯功能進(jìn)行測(cè)試模擬，以了解 其實(shí)現(xiàn)的功能是否滿(mǎn)足原設(shè)計(jì)的要求的過(guò)程， 仿真過(guò)程不涉及任何具體器件的硬件特性。適配完成后可以利用適配所產(chǎn)生的仿真文件作精確的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1