fpga數(shù)字電路設(shè)計(jì)ppt課件-文庫(kù)吧資料
2025-01-20 03:19本頁(yè)面
【正文】 PostFit： 如果源代碼未修改，保留前次 Analysis、Synthesis、 Fitter結(jié)果； Empty： 標(biāo)志為空分區(qū)，編譯時(shí)將忽略此分區(qū) 。 算法模塊仿真驗(yàn)證 結(jié)論：十字線圖片進(jìn)行比較， modelsim仿真結(jié)果與 matlab仿真結(jié)果一致， FPGA算法設(shè)計(jì)驗(yàn)證結(jié)果 : 正確。 得出結(jié)論， FPGA算法移植是否等價(jià)于隔行消旋算法。這兩種都為隔行顯示算法。 在程序 2上增加修正參數(shù)，使之成為隔行顯示程序 (程序 4)，比較程序 4與程序 1的差別，找出修正參數(shù)引起的鋸齒情況與圖像形變情況。這兩種程序都為逐行顯示算法。共 555行，每行正程 320P，消隱 160P。 算法模塊設(shè)計(jì) 完成數(shù)據(jù)流的變形，即數(shù)據(jù)流通過(guò)算子邏輯流出得到希望得到的結(jié)果 算法模塊設(shè)計(jì) 要掌握的知識(shí)： 要實(shí)現(xiàn)的算法功能： 算法由哪些計(jì)算步驟組成？ 算法的特性： 哪些是同時(shí)計(jì)算（并行）哪些是順序計(jì)算（串行）？定點(diǎn)或浮點(diǎn)的差別？ 將算法進(jìn)行分割： 將并行計(jì)算與順序計(jì)算進(jìn)行分割，利用FPGA并行特性進(jìn)行邏輯設(shè)計(jì)，包括邏輯設(shè)計(jì)、代碼設(shè)計(jì)（開發(fā)環(huán)境或任意編輯器）、功能仿真 （ modelsim） 及算法驗(yàn)證 （ matlab） 算法算 算法模塊框架圖范例 算法模塊時(shí)序設(shè)計(jì) VS與 HS為數(shù)字 14位輸入時(shí)序。對(duì)實(shí)時(shí)性要求特別高的控制用 FPGA完成，如算法設(shè)計(jì)中數(shù)據(jù)讀寫。 完成各種外設(shè)接口控制，即按滿足外設(shè)協(xié)議的時(shí)序進(jìn)行數(shù)據(jù)流的控制。 ? 通用型可編程模擬器件主要包括現(xiàn)場(chǎng)可編程模擬陣列（ FPAA）和在系統(tǒng)可編程模擬電路（ ispPAC）兩大類。 SOPC 系統(tǒng)的定義 為實(shí)現(xiàn)規(guī)定功能以達(dá)到某一目標(biāo)而構(gòu)成的相互關(guān)聯(lián)的一個(gè)集合體或裝置 (部件 ) Quartus II 界面 SOPC Builder 界面 FPGA的 SOC設(shè)計(jì) F P G AL E 、 P L L 、 R A M、 D S P 模 塊 以 及多 種 I O 接 口 等硬 件 電 路設(shè) 計(jì) 編 程N(yùn) I O S I IS O P C 定 制? 用寫程序代替接線進(jìn)行硬件設(shè)計(jì) ? 硬件編程本質(zhì)是在寫電路 ? FPGA是可編程數(shù)字器件 ? FPGA工程師是在進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì) 硬件編程是什么？ ? 可編程模擬器件 （ Programmable Anal
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1