【正文】 1 0 0 0 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 amp。 1）確定編碼的位數(shù)：由于十個(gè)輸入端對(duì)應(yīng)十種狀態(tài)，而 ≥ 10 ，所以編碼的位數(shù)為 4。 amp。 0I 7I1Y 2Y 3Y 823 ?2） 列功能表： 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 輸入 輸 出 Y3 Y2 Y1 3） 寫(xiě)出邏輯表達(dá)式： Y3 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . . . = I4+ I5+ I6+ I7 Y2 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 I6+ I7 Y1 = I1+ I3+ I5+ I7 = I1 I3 I5 I7 . . . = I1 + I3+ I5 + I7 + 4）畫(huà)出邏輯圖： 1 0 0 0 0 0 0 0 1 1 1 I7 I6 I5 I4 I3 I1 I2 amp。常用的組合邏輯器件有：編碼器、譯碼器、數(shù)據(jù)選擇器等。 G1 G2 第五節(jié) 組合邏輯器件 一、編碼器 （ 1） 設(shè)計(jì) 83 線編碼器 1） 確定編碼的位數(shù)：設(shè) 8 個(gè)輸入端為 ～ 八種狀態(tài)，與之對(duì)應(yīng)的輸出為 、 、 、（ ） ，所以編碼的位數(shù)為 3 。 amp。 amp。 amp。 amp。 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 A B C G1 G2 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 開(kāi)工 “ 1” 不開(kāi)工 “ 0” 運(yùn)行 “ 1” 不運(yùn)行 “0” (2) 由狀態(tài)表寫(xiě)出邏輯式 A B CCABCBABCA1 ????G (3) 化簡(jiǎn)邏輯式可得： ACBCAB1 ???G或由卡圖諾可得相同結(jié)果 A BC 00 1 0 01 11 10 1 1 1 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 A B C G1 G2 1 0 0 0 1 1 0 1 A B CCBACBACBA2 ????G 由邏輯表達(dá)式畫(huà)出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡(jiǎn)。 設(shè)： A、 B、 C分別表示三個(gè)車(chē)間的開(kāi)工狀態(tài)： 開(kāi)工為“ 1”，不開(kāi)工為“ 0”； G1和 G2運(yùn)行為“ 1”，不運(yùn)行為“ 0”。試畫(huà)出控制 G1和 G2運(yùn)行的邏輯圖。 G1的容量是 G2的兩倍。 （ 3）化簡(jiǎn)并畫(huà)出邏輯圖。 二、 組合邏輯電路的設(shè)計(jì) 組合邏輯電路設(shè)計(jì)步驟： （ 1）根據(jù)電路邏輯功能要求列出真值表。 Y Y3 Y2 . . A B . . . A B B . A B . A 解 ： (1) 寫(xiě)出邏輯表達(dá)式 Y = Y2 Y3 = A AB B AB . . . (2) 應(yīng)用邏輯代數(shù)化簡(jiǎn) Y = A AB B AB . . . = A AB +B AB . . = A AB +B AB . . 反演律 = A (A+B) +B (A+B) . . 反演律 = AB +AB (3) 列邏輯狀態(tài)表 A B Y 0 0 1 1 0 0 1 1 1 0 0 1 Y= AB +AB =A B =1 A B Y 邏輯符號(hào) (4) 分析邏輯功能 輸入相同輸出為“ 0” ，輸入相異輸出為“ 1” ，稱(chēng)為“ 異或 ”邏輯關(guān)系。 amp。 Y1 . A B amp。 下面舉例來(lái)說(shuō)明組合邏輯電路的分析方法。 （ 4）分析該電路所具有的邏輯功能，并對(duì)電路進(jìn)行評(píng)價(jià)或 改進(jìn)。 （ 2）對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。 A2 B2 E2 amp。 總線 amp。 “ 0” 三態(tài)門(mén)的邏輯符號(hào) 三態(tài)輸出“與非”門(mén)邏輯狀態(tài)表 A B E Y ? ? 0 高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 ?表示任意態(tài) amp。高阻態(tài)時(shí)輸出端相當(dāng)于懸空。計(jì)算公式如下： 2P L HP H Lpd ttt ??50%Um 50%Um tPHL tPLH Ui UO Um 二、 三態(tài)與非門(mén) 三態(tài)與非門(mén)是在三輸入與非門(mén)的基礎(chǔ)上加入控制部分組成。 3． 平均延遲時(shí)間 tpd 通常將輸出電壓由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時(shí)間稱(chēng)為導(dǎo)通延遲時(shí)間 tPHL，將輸出電壓由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時(shí)間稱(chēng)為截止延遲時(shí)間 tPLH。 通過(guò)上面的分析可知， TTL門(mén)電路具有“與非”的邏輯功能， 即： ABCL ?（三）主要參數(shù) 1． 電壓傳輸特性 1） AB段 (截止區(qū) ) 2） BC段 (線性區(qū) ) 3) CD段 (轉(zhuǎn)折區(qū) ) 4） DE段 (飽和區(qū) ) UoFF UT UoN UoH Ui (V) UO(V) D E C A B 2． 扇入系數(shù)和扇出系數(shù) 扇入系數(shù)是指門(mén)的輸入端數(shù)。 按導(dǎo)電類(lèi)型和開(kāi)關(guān)元件的不同，集成門(mén)電路可分為雙極型集成邏輯門(mén)和單極型集成邏輯門(mén)兩大類(lèi)。 第三節(jié) 集成邏輯門(mén)電路 TTL（ TransistorTransistor Logic Inte grated Circuit）門(mén)電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。 采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱(chēng)為集成。 CBCBADA B CDBAF ????? )( .1)13 12 6 5 4 1 0()( .2 ，、 ?? mDCBAFACBCACBAF ??? 3.AB 00 01 11 10 CD 00 01 11 10 1 1 1 1 1 1 1 1 1 ADCACBABBCCBADABCCBAF ????????? )( .1AB 00 01 11 10 CD 00 01 11 10 1 1 1 1 1 1 1 DBACBCAmA B C DF ???? ? )13 12 6 5 4 1 0()( .2 ，0 1 A BC 00 01 11 10 1 1 1 1 ACBAACBCACBAF ????? 3.為 0的最小項(xiàng)可以不標(biāo)示在卡諾圖中！ 分立元件構(gòu)成的門(mén)電路，不但元件多體積大，而且連線和焊點(diǎn)也太多，因而造成電路 的可靠性較差。 m2mA BC 00 1 0 01 11 10 1 1 1 1 例 : ABCCABCBABCAY ????試用卡諾圖表示并化簡(jiǎn)。 11 ??ADAABBDAABDDAABBDAADAABBDDAABF?????????????)(EEBEEABABBEAAABEEABBEAABEEABBEAABEF??????????????)()(DBCDCBADABA B CY ?????DBABCDCBAA B C ?????DBCDCBAAB ????DBCDCBAB ????)( DCBCDAB ????CDBCDAB ???)( DADBCDCBAA B C ????? 吸收 吸收 吸收 BCDAB ???吸收 綜合應(yīng)用舉例 =B+CD 用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)式 ： AC 1. F=ABCDE+ABC+AC 2. F=AB+ABD+AC+ACE 3. F=ABC+ABC+ABC+ABC 4. F=ABC+AB+AC AB+AC AC+AB A 5. F=(A+B)(A+C) A+BC 6. F=AB+C+ACD+BCD AB+C+D （二）卡諾圖化簡(jiǎn)法 用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟： （ 1） 將邏輯函數(shù)化為最小項(xiàng)之和的形式； （ 2）畫(huà)出表示該邏輯函數(shù)的卡諾圖； （ 3）找出可以合并的最小項(xiàng)矩形組，畫(huà)卡諾圖。 4． 配項(xiàng)法 利用 作配項(xiàng)用，達(dá)到化簡(jiǎn)的目的。 2． 吸收法 利用 A+AB=A 消去多余的項(xiàng)， A和 B也可以是任何一個(gè) 復(fù)雜的邏輯式。 （ 一 ） 代數(shù)化簡(jiǎn)法 代數(shù) （ 公式 ） 化簡(jiǎn)法就是在與或表達(dá)式的基礎(chǔ)上 ， 反復(fù)使用邏輯代數(shù)的基本公式和常用公式消去多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子 ， 求出函數(shù)的最簡(jiǎn)與或式 。根據(jù)邏輯表達(dá)式用“非門(mén)”、 “與門(mén)”、 “或門(mén)”實(shí) 現(xiàn)相應(yīng)的邏輯運(yùn)算，并畫(huà)出邏輯圖。 2. 由邏輯圖到真值表的轉(zhuǎn)換 由邏輯圖到真值表的轉(zhuǎn)換，其基本步驟歸納如下： （ 1）從輸入到輸出或從輸出到輸入，用逐級(jí)推導(dǎo)的方法， 寫(xiě)出輸出變量（函數(shù)）的邏輯表達(dá)式； （ 2）對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，求出函數(shù)的最簡(jiǎn)與或式； （ 3）將變量各種可能取值代入邏輯表達(dá)式中進(jìn)行運(yùn)算，得 出邏輯函數(shù)值，列出相應(yīng)的真值表。再把每個(gè)組合中各個(gè)變量相“與”，得到 一個(gè)“與”項(xiàng)。其中重點(diǎn)要掌握的是真值表與邏輯表達(dá)式以及邏輯圖之間的相互轉(zhuǎn)換。 試把下列邏輯函數(shù)式表示在卡諾圖中： CACBAABF ??? C .1DCCBCDBAF ??? .20 1 0 1 A BC 00 01 0 1 1 0 0 1 11 10 CD 00 01 11 10 AB 00 01 11 10 0 0 1 1 0 1 0 1 1 1 0 0 0 1 1 1 用卡諾圖表示邏輯函數(shù)，關(guān)鍵在于 正確找出函數(shù)式中所 包含的全部最小項(xiàng) ，并用 1標(biāo)在卡諾圖對(duì)應(yīng)的方格中。 用卡諾圖表示邏輯函數(shù)需要以下步驟： （ 1）將邏輯函數(shù)表達(dá)式變換成最小項(xiàng)之和的形式； （ 2）畫(huà)出邏輯變量的卡諾圖； （ 3）在卡諾圖上，與邏輯函數(shù)中最小項(xiàng)相對(duì)應(yīng)的位置上填 入 1，其余填入 0 或不填。 CABCABY ???CBABCACABA B CCBAA B CBCAA B CCABA B CBBCAAABCCCABCABCABY???????????????????)()()(解 ： 3. 真值表 將邏輯變量所有各種 可能取值的組合與其一一 對(duì)應(yīng)的邏輯函數(shù)值之間的 關(guān)系 ,用表格形式表示出來(lái)，叫做邏輯函數(shù)的 真值表 ， 又稱(chēng)為 邏輯狀態(tài)表 。 例 : 寫(xiě)出 的最小項(xiàng)邏輯式。 例如：設(shè) A， B， C是三個(gè)邏輯變量，其最小項(xiàng)為 、 A B CC、ABCB、ACB、ABCA、CBA、CBA、CBA特點(diǎn) : ,每個(gè)變量是它的一個(gè)因子； 。 ABCCBACBACBAY ???? 若由 n個(gè)變量組成的與項(xiàng)中，每個(gè)變量均以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，則稱(chēng)該 “ 與項(xiàng) ” 為 n個(gè)變量的 最小項(xiàng) 。如果按照表達(dá)式中乘積項(xiàng)的特點(diǎn)，以及各個(gè)乘積項(xiàng)之間的關(guān)系進(jìn)行分類(lèi)，則大致可分成下列五種： 與或表達(dá)式 、或與表達(dá)式 、 與非 與非表達(dá)式 、 或非 或非表達(dá) 式、與或非表達(dá)式