【正文】 ：Z0，excellent。③use balanced circuits (ex. diff. receivers) 信號(hào)完整性――減小串?dāng)_和信號(hào)畸變地反彈：是一個(gè)IR還是MdI/dt的問題？ 屏蔽一般規(guī)則：Self shielding occurs when the return current is allowed to surround the outgoing current.減小串?dāng)_的截面和導(dǎo)線布局：將屏蔽導(dǎo)線用作信號(hào)回流線：絞線對(duì)減小互感：磁屏蔽：shunting—change flux path with a high μ materialreflection—create opposing flux with eddy currents 信號(hào)畸變信號(hào)畸變的形狀可能包含了問題的原因：Ringing indicates excessive inductance.Rounding indicates excessive capacitance.ringing→underdamped→LR2C/4rounding→overdamped→C4L/R2例：R=10Ω, C=20PF，則L。模式選擇濾波器：差模穿通，共模阻塞幅度選擇濾波器：負(fù)載阻抗決定的串聯(lián)或旁路濾波器：電感、電容的變化：旁路濾波元件的選?。?減小噪聲的措施①minimize bandwidth (filtering)。應(yīng)使RF源位于天線末端。最大脈沖頻率或20基頻tR=1ns, fmax=318MHz。信號(hào)地≠信號(hào)回流。：①為人員和設(shè)備的安全；②提供一個(gè)信號(hào)電壓參考。！自感隨環(huán)路面積的增加而增加！對(duì)f10KHz，電流流經(jīng)的路徑為最小阻抗→最小電抗→最小電感→最小環(huán)路。！電流流經(jīng)最小阻抗（Z=R+jX）而不是最小電阻的路徑。而對(duì)多點(diǎn)的情形，沒有防止反射的合適電阻，信號(hào)總會(huì)在總線兩端來回反射，一般取源電阻大于線阻抗。每個(gè)三態(tài)門用一個(gè)電阻連至總線，接收器可直連至總線，背板上不需要終端電阻。驅(qū)動(dòng)器處于三態(tài)時(shí)的電容很大，但因?yàn)轵?qū)動(dòng)級(jí)的大晶體管在關(guān)斷時(shí)有很大的寄生電容，許多供應(yīng)商往往不提這項(xiàng)指標(biāo)。在這種情況希望連接器寄生電容越小越好，哪怕?lián)Q來的代價(jià)是電感加大。 總線：在點(diǎn)對(duì)點(diǎn)的應(yīng)用中，連接器的串聯(lián)電感影響其性能。但即使對(duì)小面積的環(huán)路，也會(huì)面臨輻射的問題。對(duì)于多個(gè)地回路的情形：這里有兩個(gè)信號(hào)環(huán)路GG2，流經(jīng)連接器D的高速回流信號(hào)取決于兩個(gè)環(huán)的電感之比：而在低頻的情況下，回流取決于環(huán)路間的電阻之比。（a：信號(hào)X與Y間距 b：信號(hào)Y與地線間距 c：信號(hào)X與地線間距D：連接器PIN直徑 H：連接器PIN長(zhǎng)度 LX，Y：X、Y間環(huán)路互感，nH）方程中第二項(xiàng)（地線項(xiàng)）較大。在輸出端用RC電路可減小上升時(shí)間，抑制噪聲?；ジ械挠绊懀河捎陔娏魍稾、Y、Z混疊（overlap），X通路的磁場(chǎng)會(huì)在Y、Z通路感應(yīng)出噪聲電壓。安裝表貼電容時(shí)，使用大的過孔或多個(gè)過孔，且過孔到電容間的連線應(yīng)盡量短、粗。每個(gè)電容還包含一個(gè)寄生串聯(lián)電阻，稱為等效串聯(lián)電阻ESR（equivalent series resistance）。 電源線上的電磁輻射防護(hù)用旁路電容限制電路板上交流電流的泄漏；在電源線上串接共模扼流圈（mon mode choke）以抑制流經(jīng)線中的共模電流；布線靠近，減小磁輻射面積；將電源線用金屬屏蔽體蓋住，其每端都接至底座地（chassis ground）。在兩個(gè)+5V平面用電流容量足夠大的1μH電感串接，這可以減小TTL噪聲進(jìn)入ECL系統(tǒng)。進(jìn)入板內(nèi)的電源應(yīng)在TTL側(cè)。 (A: inch2, d: inch, C: pF) TTL和ECL的混合系統(tǒng)要注意使TTL信號(hào)和ECL信號(hào)線相距一定距離（至少8倍于線離地平面的高度），減小直接串?dāng)_；若使用＋5V于TTL，一定要加一個(gè)地平面，這樣TTL噪聲泄漏到ECL系統(tǒng)的機(jī)會(huì)就很??；若使用+5V于TTL和ECL，這不是ECL電路的最優(yōu)工作電壓，但可以工作。 直流匹配和交流匹配的功耗比較如果驅(qū)動(dòng)信號(hào)高、低電平的時(shí)間大致相等（DC－balanced），那么電容C上的平均電壓處于高、低電平中間，負(fù)載功耗：而對(duì)于直流匹配：額外消耗的功率直接從Vcc經(jīng)過RR3流到地。對(duì)源端匹配的情形，RC時(shí)間常數(shù)為Z0C，上升時(shí)間t1=，因此上升速度比終端匹配要慢。，K取決于信號(hào)上升時(shí)間和干擾段長(zhǎng)度，這里講到的干擾指互感引起的磁干擾，電容耦合引起的干擾可忽略。 對(duì)低頻信號(hào)，電流流經(jīng)電阻最小的路徑；對(duì)高頻信號(hào)，回流路徑的電感遠(yuǎn)比其電阻重要，高頻電流流經(jīng)電感最小的路徑，而非電阻最小的路徑。趨膚效應(yīng)使得導(dǎo)線對(duì)高頻信號(hào)的衰減增大。地環(huán)的影響：上升時(shí)間加長(zhǎng)，拾取寄生信號(hào)（互感）實(shí)際上升時(shí)間（tr：信號(hào)上升時(shí)間，τ：測(cè)量電路時(shí)間常數(shù)） 21:1探針：由于增加了1KΩ輸入電阻，上升時(shí)間減小，加大電阻時(shí)會(huì)為得更小。 寄生電容Stray Capacitance的影響：對(duì)于高輸入阻抗電路影響尤為嚴(yán)重相鄰管腳間電容：PIP14――4pF，PLCC68――7pF。若有多個(gè)輸出同時(shí)開關(guān)，則噪聲電壓將增加若干倍。 地反彈（ground bounce）由于輸出的開關(guān)引起的內(nèi)部地參考電壓的偏移稱為地反彈。若沒有適當(dāng)?shù)娜菹蓿到y(tǒng)在下述信號(hào)畸變的場(chǎng)合將不能工作：直流電流在不同器件的地間形成電位差，因此發(fā)送、接收器件的參考地有電位差；高速回流電流在地通道的電感上產(chǎn)生壓降，引起器件間電位差；鄰線上的信號(hào)通過電容耦合或互感引入串?dāng)_，疊加到接收信號(hào)上；振鈴、反射、長(zhǎng)線使信號(hào)畸變；某些器件的閾值電壓是溫度的函數(shù)。 阻容負(fù)載對(duì)電流變化的作用， 電阻上 電容上 互感串?dāng)_中電流的影響，反比于上升時(shí)間tr。CL 在數(shù)字系統(tǒng)中，耦合電容引起的串?dāng)_比起互感引起的串?dāng)_要小。CL （RE：等效射極串聯(lián)電阻，7Ω；CL：負(fù)載電容） ， VT = ，tf = 延時(shí)：FR4 PCB，outer trace: 140~180 ps/inch inner trace: 180 ps/inch 集總參數(shù)與分布參數(shù)系統(tǒng)上升沿長(zhǎng)度 線長(zhǎng)小于1/6上升沿長(zhǎng)度時(shí)視為集總參數(shù)系統(tǒng)，否則為分布參數(shù)系統(tǒng)。一般不建議測(cè)輸出端的信號(hào)波形，與實(shí)際使用的位置有一定差別。集總參數(shù)電路，增加阻尼、降低Q值可防止振蕩。，盡量選用工作速率低的器件。（300MHz以上）的信號(hào)，一般建議選用互補(bǔ)邏輯，以降低對(duì)電源的要求。影響時(shí)序的一個(gè)重要因素。1∶4的同步分接器 設(shè)計(jì)思路：① 同步移位；② 同步分接。根據(jù)上述思路，可以構(gòu)成下面的基本單元：將8個(gè)這樣的功能單元首尾串接，就可以實(shí)現(xiàn)同步復(fù)接功能。 高速電路設(shè)計(jì)一般原則和調(diào)試方法高速電路的最優(yōu)設(shè)計(jì)，盡量利用一個(gè)同步系統(tǒng)時(shí)鐘產(chǎn)生各種邏輯，盡量避免依賴于時(shí)延來設(shè)計(jì)系統(tǒng)，避免采用異步邏輯。（1） TTL電路 一般取R略小于Z0，由于在終端有一次全反射（ρL=1），在始端的 信號(hào)波形邊沿有一個(gè)臺(tái)階，一般不要取這點(diǎn)的信號(hào)來設(shè)計(jì)電路。對(duì)于GTL、BTL電路，由于采用的是開漏、開集輸出的方式，因此負(fù)載電阻就是匹配電阻，接在相應(yīng)的電源上即可。差分電路的匹配可以采用兩個(gè)獨(dú)立的單端匹配方式。對(duì)差分電路而言，一般要求兩條信號(hào)線并行、等長(zhǎng)走線，相距越近越好。對(duì)于周期性不強(qiáng)的信號(hào)（如幀脈沖），不建議使用交流匹配。 TTL電路的匹配(1) 直流匹配一般地，R1∥R2=Z0， 在非理想匹配條件下，可取R1∥R2=，既符合TTL電路的噪聲容限，又可節(jié)省一定的功耗。 在實(shí)際應(yīng)用中，通過阻抗匹配、正確布線等措施來減小或消除信號(hào)反射。一般而言。 常見電路匹配措施傳輸過程中的任何不均勻(如阻抗變化、直角線)都會(huì)引起信號(hào)的反射，反射的結(jié)果對(duì)模擬信號(hào)（正弦波）是形成駐波，對(duì)數(shù)字信號(hào)則表現(xiàn)為上升沿、下降的振鈴和過沖。特點(diǎn)：① 驅(qū)動(dòng)能力強(qiáng)，IOH達(dá)32mA，IOL達(dá)64mA；高電平輸出電阻約30Ω, 低電平輸出電阻10Ω； ② 對(duì)于帶阻尼輸出（輸出電阻33Ω左右），高、低電平電流均為12mA； ③ 速度快，上升時(shí)間在幾ns范圍，觸發(fā)器翻轉(zhuǎn)頻率可達(dá)100MHz 以 上。Vcc。 ④ 根據(jù)速度不同有10K(包括10H