“計(jì)算機(jī)組成原理”統(tǒng)考試題分析(編輯修改稿)
2025-05-28 18:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 RAM和多模塊存儲(chǔ)器 三、 存儲(chǔ)器層次機(jī)構(gòu) （續(xù)） ? （七） 高速緩沖存儲(chǔ)器（ Cache） 1. 程序訪問(wèn)的局部性原理 2. Cache的基本工作原理 3. Cache和主存之間的映射方式 4. Cache中主存塊的替換算法 5. Cache寫(xiě)策略 ? （八） 虛擬存儲(chǔ)器 1. 虛擬存儲(chǔ)器的基本概念 2. 頁(yè)式虛擬存儲(chǔ)器 3. 段式虛擬存儲(chǔ)器 4. 段頁(yè)式虛擬存儲(chǔ)器 5. TLB（快表） 四、 指令系統(tǒng) ? （一） 指令格式 1. 指令的基本格式 2. 定長(zhǎng)操作碼指令格式 3. 擴(kuò)展操作碼指令格式 ? （二） 指令的尋址方式 1. 有效地址的概念 2. 數(shù)據(jù)尋址和指令尋址 3. 常見(jiàn)尋址方式 ? （三） CISC和 RISC的基本概念 五、 中央處理器（ CPU） ? （一） CPU的功能和基本結(jié)構(gòu) ? （二） 指令執(zhí)行過(guò)程 ? （三） 數(shù)據(jù)通路的功能和基本結(jié)構(gòu) ? （四） 控制器的功能和工作原理 1. 硬布線控制器 2. 微程序控制器 微程序、微指令和微命令； 微指令格式 ；微命令的編碼方式；微地址的形式方式。 ? （五） 指令流水線 1. 指令流水線的基本概念 2. 超標(biāo)量和動(dòng)態(tài)流水線的基本概念 六、 總線 ? （一） 總線概述 1. 總線的基本概念 2. 總線的分類(lèi) 3. 總線的組成及性能指標(biāo) ? （二） 總線仲裁 1. 集中仲裁方式 2. 分布仲裁方式 ? （三） 總線操作和定時(shí) 1. 同步定時(shí)方式 2. 異步定時(shí)方式 ? （四） 總線標(biāo)準(zhǔn) 七、 輸入輸出（ I/O）系統(tǒng) ? （一） I/O系統(tǒng)基本概念 ? （二） 外部設(shè)備 1. 輸入設(shè)備：鍵盤(pán)、鼠標(biāo) 2. 輸出設(shè)備：顯示器、打印機(jī) 3. 外存儲(chǔ)器：硬盤(pán)存儲(chǔ)器、磁盤(pán)陣列、光盤(pán)存儲(chǔ)器 ? （三） I/O接口（ I/O控制器） 1. I/O接口的功能和基本結(jié)構(gòu) 2. I/O端口及其編址 ? （四） I/O方式 1. 程序查詢(xún)方式 2. 程序中斷方式 中斷的基本概念；中斷響應(yīng)過(guò)程；中斷處理過(guò)程；多重中斷和中斷屏蔽的概念。 3. DMA方式 DMA控制器的組成； DMA傳送過(guò)程。 4. 通道方式 七、 輸入輸出（ I/O）系統(tǒng)（續(xù)） 2022年計(jì)算機(jī)學(xué)科專(zhuān)業(yè)基礎(chǔ)綜合試題之計(jì)算機(jī)組成原理 ? ，能縮短程序執(zhí)行時(shí)間的措施是： Ⅰ .提高 CPU時(shí)鐘頻率 Ⅱ .優(yōu)化數(shù)據(jù)通路結(jié)構(gòu) Ⅲ .對(duì)程序進(jìn)行編譯優(yōu)化 Ⅰ 和 Ⅱ Ⅰ 和 Ⅲ Ⅱ 和 Ⅲ D.Ⅰ 、 Ⅱ 和 Ⅲ ? 4個(gè)整數(shù)用 8位補(bǔ)碼分別表示為r1=FEH， r2=F2H， r3=90H， r4=F8H。若將運(yùn)算結(jié)構(gòu)存放在一個(gè) 8位寄存器中，則下列運(yùn)算中會(huì)發(fā)生溢出的是 r2 B. r2 r3 C. r1 r4 D. r2 r4 ? 2K 4位的芯片組成一個(gè)8K 8位的存儲(chǔ)器，則地址 0B1FH所在芯片的最小地址是 ? 4下列有關(guān) RAM和 ROM的敘述中，正確的是 Ⅰ .RAM是易失性存儲(chǔ)器， ROM是非易失性存儲(chǔ)器 Ⅱ .RAM和 ROM都采用隨機(jī)存取方式進(jìn)行信息訪問(wèn) Ⅲ .RAM和 ROM都可用作 Cache Ⅳ .RAM和 ROM都需要進(jìn)行刷新 Ⅰ 和 Ⅱ Ⅱ 和 Ⅲ Ⅰ 、 Ⅱ 和 Ⅳ Ⅱ 、 Ⅲ 和 Ⅳ ? ，匯編語(yǔ)言程序員可見(jiàn)的是 （ MAR） （ PC） （ MDR） （ IR） ? ，不會(huì)引起指令流水線阻塞的是 （轉(zhuǎn)發(fā)） ? 、 CRT、 USB、 EISA 、 CPI、 VESA、 EISA 、 SCSI、 RAM、 MIPS 、 EISA、 PCI、 PCIExpress ? ，中斷服務(wù)程序內(nèi)的執(zhí)行順序是 Ⅰ .保護(hù)現(xiàn)場(chǎng) Ⅱ .開(kāi)中斷 Ⅲ .關(guān)中斷 Ⅳ .保存斷點(diǎn) Ⅴ .中斷事件處理 Ⅵ .恢復(fù)現(xiàn)場(chǎng) Ⅶ .中斷返回 A. Ⅰ→ Ⅴ → Ⅵ → Ⅱ → Ⅶ B. Ⅲ → Ⅰ → Ⅴ → Ⅶ C. Ⅲ → Ⅳ → Ⅴ → Ⅵ → Ⅶ D. Ⅳ → Ⅰ→ Ⅴ → Ⅵ → Ⅶ ? DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為 1600 1200，顏色深度為 24位，幀頻為 85Hz，顯存總帶寬的50%用來(lái)刷新屏幕，則需要的顯存總帶寬至少約為 16位，主存地址空間大小為128KB，按字編址。采用單字長(zhǎng)指令格式，指令各字段定義如下： 轉(zhuǎn)移指令采用相對(duì)尋址方式
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1