陣列除法器的設(shè)計(jì)(編輯修改稿)
2025-05-22 13:24 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 單元上的反饋線用作初始的進(jìn)位輸入。每一行最左邊的單元的進(jìn)位輸出決定著商的數(shù)值。將當(dāng)前的商反饋到下一行,我們就能確定下一行的操作。由于進(jìn)位輸出信號(hào)指示出當(dāng)前的部分余數(shù)的符號(hào),因此,它將決定下一行的操作將進(jìn)行加法還是減法。不恢復(fù)余數(shù)陣列除法器來(lái)說(shuō)，在進(jìn)行運(yùn)算時(shí)，沿著每一行都有進(jìn)位(或借位)傳播, 同時(shí)所有行在它們的進(jìn)位鏈上都是串行連接。采用細(xì)胞模塊和門電路等邏輯部件設(shè)計(jì)并實(shí)現(xiàn)陣列除法功能，設(shè)計(jì)的原理圖調(diào)試后形成 文件并下載到 XCV200 可編程邏輯芯片中，經(jīng)硬件測(cè)試驗(yàn)證設(shè)計(jì)的正確性。 設(shè)計(jì)環(huán)境（1）硬件環(huán)境?偉福 COP2022 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2022 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開關(guān)電源、軟件三大部分組成實(shí)驗(yàn)平臺(tái)上有寄存器組 R0R運(yùn)算單元、累加器 A、暫存器 B、直通/ 左移/右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入/輸出單元、存儲(chǔ)器單元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總線插孔區(qū)、微動(dòng)開關(guān)/指示燈、邏輯筆、脈沖源、20 個(gè)按鍵、字符式 LCD、RS232 口。COP2022 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)各單元部件都以計(jì)算機(jī)結(jié)構(gòu)模型布局，清晰明了，系統(tǒng)在實(shí)驗(yàn)時(shí)即使不借助 PC 機(jī)，也可實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否, 實(shí)驗(yàn)系統(tǒng)的軟硬件對(duì)用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開放特性，系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式， 系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。XCV200 實(shí)驗(yàn)板在 COP2022 實(shí)驗(yàn)儀中的 FPGA 實(shí)驗(yàn)板主要用于設(shè)計(jì)性實(shí)驗(yàn)和課程設(shè)計(jì)實(shí)驗(yàn)，它的核心器件是 20 萬(wàn)門 XCV200 的 FPGA 芯片。用 FPGA 實(shí)驗(yàn)板可設(shè)計(jì) 8 位16 位和 32 位模型機(jī)。XCV200 相應(yīng)管腳已經(jīng)連接好配合 FPGA 實(shí)驗(yàn)板的 PC 調(diào)試軟件可方便地進(jìn)行各種實(shí)驗(yàn)。U3 IDT71V016SA 是 64Kx16 位存儲(chǔ)器能保存大容量的程序。C0C5 D0D5 是 12 個(gè) 7 段數(shù)碼管用于顯示模型機(jī)內(nèi)部的寄存器總線數(shù)值，在設(shè)計(jì)時(shí)可將需要觀察的內(nèi)部寄存器總線等值接到這些 7 段管上直觀地觀察模型機(jī)運(yùn)行時(shí)內(nèi)部狀態(tài)變化。A0AB0B7 是 16 個(gè) LED 發(fā)光二極管用于顯示模型機(jī)內(nèi)部的狀態(tài)例如進(jìn)位標(biāo)志零標(biāo)志中斷申請(qǐng)標(biāo)志等等。K0(07)K4(07)是四十個(gè)開關(guān)用于輸入外部信號(hào)，例如在做單步實(shí)驗(yàn)時(shí)這些開關(guān)可用來(lái)輸入地址總線值數(shù)據(jù)總線值控制信號(hào)等。T6B595 是 7 段數(shù)碼管的驅(qū)動(dòng)芯片， 74HC1649 是串轉(zhuǎn)并芯片，用于接 16 個(gè) LED。（2）EDA 環(huán)境?Xilinx foundation 設(shè)計(jì)軟件Xilinx foundation 是 Xilinx 公司的可編程期間開發(fā)工具，該平臺(tái)如圖 所示）功能強(qiáng)大，主要用于百萬(wàn)邏輯門設(shè)計(jì)。該系統(tǒng)由設(shè)計(jì)入口工具、設(shè)計(jì)實(shí)現(xiàn)工具、設(shè)計(jì)驗(yàn)證工具三大部分組成。圖 Xilinx foundation 設(shè)計(jì)平臺(tái) 設(shè)計(jì)入口工具包括原理圖編輯器、有限狀態(tài)機(jī)編輯器、硬件描述語(yǔ)言（HDL ）編輯器、LogiBLOX 模塊生成器、Xilinx 內(nèi)核生成器等軟件。其功能是：接收各種圖形或文字的設(shè)計(jì)輸入，并最終生成網(wǎng)絡(luò)表文件。設(shè)計(jì)實(shí)現(xiàn)工具包括流程引擎、限制編輯器、基片規(guī)劃器、FPGA 編輯器、FPGA 寫入器等軟件。設(shè)計(jì)實(shí)現(xiàn)工具用于將網(wǎng)絡(luò)表轉(zhuǎn)化為配置比特流，并下載到器件。設(shè)計(jì)驗(yàn)證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等，可用來(lái)對(duì)設(shè)計(jì)中的邏輯關(guān)系及輸出結(jié)果進(jìn)行檢驗(yàn)，并詳盡分析各個(gè)時(shí)序限制的滿足情況。?COP2022 仿真軟件COP2022 集成開發(fā)環(huán)境是為 COP2022 實(shí)驗(yàn)儀與 PC 機(jī)相連進(jìn)行高層次實(shí)驗(yàn)的配套軟件，它通過(guò)實(shí)驗(yàn)儀的串行接口和 PC 機(jī)的串行接口相連，提供匯編、反匯編、編輯、修改指令、文件傳送、調(diào)試 FPGA 實(shí)驗(yàn)等功能，該軟件在 Windows 下運(yùn)行。OP2022 集成開發(fā)環(huán)境界面如圖 所示。圖 COP2022 計(jì)算機(jī)組成原理集成調(diào)試軟件第 2 章 詳細(xì)設(shè)計(jì)方案 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖實(shí)
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1