eda課程設(shè)計報告--四位加法器設(shè)計(編輯修改稿)
2025-02-13 11:27 本頁面
【文章內(nèi)容簡介】 已經(jīng)有與門、或門、與非門和異或門等元件，在設(shè)計中可直接調(diào)用這些元件，實現(xiàn)電路設(shè)計。原理圖如下：圖1 半加器原理圖 在元件選擇對話框的符號庫“Symbol Libraries”欄目中，用鼠標(biāo)雙擊基本元件庫文件夾“d:\maxplus2\max2lib\prim”后，在符號文件“Symbol Files”欄目中列出了該庫的基本元件的元件名，例如and2(二輸入端的與門)、xor(異或門)、VCC(電源)、input(輸入)和output(輸出)等。在元件選擇對話框的符號名“Symbol Name”欄目內(nèi)直接輸入xor，或者在“Symbol Files”欄目中，用鼠標(biāo)雙擊“xor”元件名，即可得到異或門的元件符號。用上述同樣的方法也可以得到其他元件符號。編輯半加器的原理圖半加器邏輯電路圖如圖1所示，它由1個異或門和1個與門構(gòu)成，a、b是輸入端，SO是和輸出端，CO是向高位的進(jìn)位輸出端。 在元件選擇對話框的符號名“Symbol Name”欄目內(nèi)直接輸入xor，或者在“Symbol Files”欄目中，用鼠標(biāo)雙擊“xor”元件名，即可得到異或門的元件符號。用上述同樣的方法也可以得到與門及輸入端和輸出端的元件符號。用鼠標(biāo)雙擊輸入或輸出元件中原來的名稱，使其變黑后就可以進(jìn)行名稱修改，用這種方法把兩個輸入端的名稱分別更改為“a”和“b”，把兩個輸出端的名稱分別更改為“SO”和“CO”，然后按照圖1所示的半加器邏輯電路的連接方式，用鼠標(biāo)將相應(yīng)的輸入端和輸出端及電路內(nèi)部連線連接好，并以“h_adder．gdf”(注意后綴是．gdf)為文件名，存在自己建立的工程目錄d:\myeda\mygdf內(nèi)。進(jìn)行存盤操作時，系統(tǒng)在彈出的存盤操作對話框中，自動保留了上一次存盤時的文件名和文件目錄，不要隨意單擊“OK”按鈕結(jié)束存盤，一定要填入正確的文件名并選擇正確的工程目錄后，才能單擊“OK”按鈕存盤，這是上機實驗時最容易忽略和出錯的地方。 編譯設(shè)計圖形文件生成元件符號 功能仿真設(shè)計文件 仿真，也稱為模擬(Simulation)；是對電路設(shè)計的一種間接的檢測方法。對電路設(shè)計的邏輯行為和功能進(jìn)行模擬檢測，可以獲得許多設(shè)計錯誤及改進(jìn)方面的信息。對于大型系統(tǒng)的設(shè)計，能進(jìn)行可靠、快速、全面的仿真尤為重要。 ① 建立波形文件 進(jìn)行仿真時需要先建立仿真文件。在Max+p1us II環(huán)境執(zhí)行“File”的“New”命令，再選擇彈出的對話框中的Waveform Editor fi1e項，波形編輯窗口即被打開。 ② 輸入信號節(jié)點 在波形編輯方式下，執(zhí)行“Node”的“Nodes from SNF”命令，
電大資料相關(guān)推薦
鄂ICP備17016276號-1