【文章內(nèi)容簡(jiǎn)介】 方法二：用 Verilog HDL描述語言 汽車尾燈控制電路框圖由三部分組成，即 5∕3 線優(yōu)先編碼器、環(huán)形計(jì)數(shù)器和組合邏輯電路組成。環(huán)形計(jì)數(shù)器的狀態(tài)圖如圖 3所示。組合邏輯電路根據(jù)控制模式 A2 A A0，并結(jié)合功能真值表，用 Verilog HDL硬件描述語言完成編譯和仿真。 () 設(shè)計(jì)項(xiàng)目舉例（方法二：用 HDL描述語言） 方法二：用 Verlog HDL描述語言其設(shè)計(jì)步驟 建立文件夾，輸入設(shè)計(jì)工程項(xiàng)目名和建頂層圖形文件（空殼），保存文件 ()退出； 設(shè)計(jì)底層各模塊 *.v 文件，仿真底層各模塊 *.v 文件（略），仿真波形正確并打 〝 包 〞 ； 打開頂層圖形文件 () ，調(diào)用已創(chuàng)建 〝 包 〞 符號(hào)，設(shè)計(jì)數(shù)字系統(tǒng)原理圖； 仿真頂層 *.gdf 文件，并分析仿真波形，分析正確后并選用 PLD芯片定義芯片管腳號(hào)、下載 ； 給出結(jié)論 。 /* 5/3線編碼器 ic1 */ module ic1(I,A )。 output[2:0] A。 input[4:0] I。 reg[2:0] A。 always (I) begin if (I[4]==0) A=339。b100。 else if (I[3]==0) A=339。b011。 else if (I[2]==0) A=339。b010。 else if (I[1]==0) A=339。b001。 else if (I[0]==0) A=339。b000。 else A=339。bx。 end endmodule 建立設(shè)計(jì)工程項(xiàng)目名和頂層圖形文件（空殼）； 設(shè)計(jì)底層各模塊 *.v 文件，仿真底層各模塊 *.v 文件（略），仿真波形正確并打包； /* 環(huán)形計(jì)數(shù)器 ic2 */ module ic2(Q,CLK )。 output[2:0] Q。 input CLK。 reg [2:0] Q。 always (posedge CLK) begin Q[2]=Q[1]。 Q[1]=Q[0]。 Q[0]=~Q[1]~Q[0]。 end endmodule /* 組合邏輯電路，即數(shù)字函數(shù)發(fā)生器 ic3 */ module ic3(R3,R2,R1,L3,L2,L1,CLK,D,M )。 output R3,R2,R1,L3,L2,L1。 input CLK。 input[2:0] D,M。 reg R3,R2,R1。 reg L3,L2,L1。 always ( M or D or CLK ) begin case (M) 0: begin R2=0。R1=0。R0=0。L2=0。L1=0。L0=0。end 1: begin R2=1。R1=1。R0=1。 L2=1。L1=1。L0=1。 end 2: begin R2=D[2]。R1=D[1]。R0=D[0]。L2=0。L1=0。L0=0。 end 3: begin R2=0。R1=0。R0=0。L2=D[0]。L1=D[1]。L0=D[2]。 end 4: begin R2=~CLK。R1=~CLK。R0=~CLK。 L2=~CLK。L1=~CLK。L0=~CLK。 end endcase end Endmodule 仿真頂層 *.gdf 文件，并分析仿真波形， 分析正確后并選用 PID及定義芯片管腳號(hào)、下載； ； 打開頂層圖形文件，調(diào)用已創(chuàng)建 〝 包 〞 符號(hào)，設(shè)計(jì)數(shù)字系統(tǒng)原理電路圖； 結(jié)論：分析汽車尾燈控制電路的仿真波形圖，由圖可知仿真波形圖具有 5項(xiàng)功能，即滅燈、急剎車、左拐彎、右拐彎及倒車等。仿真波形圖完全符合設(shè)計(jì)功能要求，設(shè)計(jì)達(dá)到課題要求。 第三部分 課程設(shè)計(jì)項(xiàng)目簡(jiǎn)述 課程設(shè)計(jì)課題 ? Ⅰ 設(shè)計(jì)要求：⑴小時(shí)計(jì)數(shù)器為 8421BCD碼 24進(jìn)制 ；分和秒計(jì)數(shù)器為 8421BCD碼 60進(jìn)制計(jì)數(shù)器；⑵基本功能為：①正常走時(shí)； ②能校〝時(shí)〞和校〝分〞；③整點(diǎn)報(bào)時(shí)； ④時(shí)段控制。⑶擴(kuò)展功能例如①定點(diǎn)鬧時(shí)；②星期計(jì)數(shù)顯示； ③ … 。 ? 系統(tǒng)示意框圖如下圖所示。 多功能數(shù)字電子鐘（必做） 課程設(shè)計(jì)課題 ? 信號(hào)定義： 系統(tǒng)示意框圖圖中輸入變量為秒時(shí)鐘 CPS，校時(shí)、校分變量為 SWH、 SWM ；輸出變量為小時(shí) H、分 M及秒 S，以及報(bào)時(shí) FU和時(shí)段控制變量 Z。 多功能數(shù)字電子鐘（必做） 課程設(shè)計(jì)課題 ? 請(qǐng)用原理圖輸入法（即圖形輸入法）及硬件描述語言設(shè)計(jì)（ Verilog HDL語言）兩種方法在 MaxplusⅡ 軟件系統(tǒng)平臺(tái)上建立多功能數(shù)字電子鐘電路的 頂層文件并完成編譯、仿真及下載。 多功能數(shù)字電子鐘（必做） 課程設(shè)計(jì)課題 Ⅱ 、 輸入變量：時(shí)鐘 CPS，校分變量為 SWH、 SWM ； 輸出變量： 小時(shí)計(jì)時(shí) H[7..4]、 H[3..0]為 8421BCD碼輸出，其時(shí)鐘為 CPH；分計(jì)時(shí) M[7..4]、 M[3..0]為 8421BCD碼輸出，其時(shí)鐘為 CPM。秒計(jì)時(shí) S[7..4]、 S[3..0]為 8421BCD碼輸出，其時(shí)鐘為 CPS；報(bào)時(shí) FU和時(shí)段控制變量 Z等。 Ⅲ 、 建議：在頂層文件中，由若干低層模塊（“打包”）組成整個(gè)多功能數(shù)字鐘，事先分別對(duì)各模塊作設(shè)計(jì)、仿真及打包（創(chuàng)建的新的邏輯電路包）， 最后級(jí)連各模塊，統(tǒng)調(diào)、仿真、選擇芯片及下載，從而實(shí)現(xiàn)各項(xiàng)功能。 多功能數(shù)字電子鐘 撰寫數(shù)字系統(tǒng)的設(shè)計(jì)報(bào)告 封面 〝數(shù)字電路 EDA課程設(shè)計(jì)報(bào)告〞、專業(yè)、班級(jí)、姓名、學(xué)號(hào)、合作者、指導(dǎo)教師及制作日期 ； 標(biāo)題及任務(wù)書 ； 關(guān)鍵詞（不少于 5個(gè)）； 內(nèi)容摘要； 總體方案示意圖或工作原理框圖（或流程圖） ； 頂層邏輯電路圖組成、信號(hào)定義及簡(jiǎn)單敘述 ； 低層功能模塊設(shè)計(jì)，邏輯抽象（定義 input 和 output），簡(jiǎn)述邏輯電路工作原理，并要求附有 *.gdf 和 *.v文件及文件中語句注釋； 撰寫設(shè)計(jì)報(bào)告格式及要求 (供參考 ) 撰寫數(shù)字系統(tǒng)的設(shè)計(jì)報(bào)告 對(duì)應(yīng)各模塊功能仿真波形（數(shù)據(jù)分析）分析及結(jié)論 ； 選用 芯片型號(hào)、定義芯片管腳號(hào)（列表格示意）及簡(jiǎn)述下載過程 ； 《課程設(shè)計(jì)》 設(shè)計(jì)中遇到問題及解決方法 ； 1《課程設(shè)計(jì)》 設(shè)計(jì)項(xiàng)目完成最終結(jié)論 ； 1《 課程設(shè)計(jì) 》 項(xiàng)目的特點(diǎn)和實(shí)用性 ； 1 心得體會(huì)或結(jié)束語 ； 1 參閱教材及文獻(xiàn) ； 1 其他 。 上述共計(jì) 15項(xiàng)欄目 撰寫設(shè)計(jì)報(bào)告格式及要求 (供參考 ) 課程設(shè)計(jì)課題 ? Ⅳ 、有關(guān)規(guī)定：⑴《課設(shè)》一人一組；⑵設(shè)計(jì)仿真及下載、演示必須經(jīng)教師在實(shí)驗(yàn)室驗(yàn)收后，學(xué)生《課設(shè)》成績(jī)有效；⑶ 《課設(shè)》設(shè)計(jì)報(bào)告一人一份，定于 18周末（ 6月 24日）前交。 ? Ⅴ 、成績(jī)?cè)u(píng)定分 3部分：⑴多功能數(shù)字電子鐘基本功能實(shí)現(xiàn)，經(jīng)演示驗(yàn)收后為 60分； ⑵ 報(bào)告分為 20分，按報(bào)告格式要求書寫（內(nèi)含有兩種設(shè)計(jì)方法，即分別用原理圖方法和用 Verilog語言描述模塊）； ⑶自己擴(kuò)展電子鐘的其他功能加分；⑷用 Verilog語言描述模塊加分；總分為 100分。 多功能數(shù)字電子鐘 課程設(shè)計(jì)課題 ? 設(shè)計(jì)要求：⑴控制功能包括①洗衣機(jī)的為待機(jī) 5秒 →正轉(zhuǎn) 60秒 → 待機(jī) 5秒 → 反轉(zhuǎn) 60秒，并用 3個(gè) LED燈和 7段顯示器分別表示其工作狀態(tài)和顯示相應(yīng)工作狀態(tài)下的運(yùn)行循環(huán)次數(shù) ；②可自行設(shè)定洗衣機(jī)的循環(huán)次數(shù)，這里設(shè)最大的循環(huán)次數(shù)為設(shè)置 15,即（ 1111） B次；③具有緊急情況的處理功能。當(dāng)發(fā)生緊急情況時(shí)，立即轉(zhuǎn)入到待機(jī)狀態(tài)，緊急情況解除后繼續(xù)執(zhí)行后續(xù)步驟；④洗衣機(jī)設(shè)定循環(huán)次數(shù)遞減到零時(shí)，立即報(bào)警，以表示洗衣機(jī)設(shè)定洗衣機(jī)的循環(huán)次數(shù)已經(jīng)結(jié)束。 半自動(dòng)洗衣機(jī)控制電路（選做） 課程設(shè)計(jì)課題 ⑵擴(kuò)展功能由自己擬定、發(fā)揮與創(chuàng)新； 請(qǐng)用原理圖輸入法（圖形輸入法）和硬件描述語言設(shè)計(jì)（ Verilog HDL語言）兩種方法在 MaxplusⅡ 軟件系統(tǒng)平臺(tái)上建立數(shù)字洗衣機(jī)控制電路的 頂層文件并完成編譯和仿真。 輸入變量：時(shí)鐘 CLK，直接清零 CL