eda試卷及答案很好的eda技術(shù)復(fù)習(xí)資料(編輯修改稿)
2024-12-01 11:35 本頁面
【文章內(nèi)容簡介】 面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）；下列方法中___A___不屬于面積優(yōu)化。P238A. 流水線設(shè)計(jì) B. 資源共享C. 邏輯優(yōu)化 D. 串行化8. 進(jìn)程中的信號賦值語句，其信號更新是___B____。P134A. 立即完成 B. 在進(jìn)程的最后完成C. 按順序完成 D. 都不對9. 不完整的IF語句，其綜合結(jié)果可實(shí)現(xiàn)__A__。P147A. 時(shí)序邏輯電路 B. 組合邏輯電路C. 雙向電路 D. 三態(tài)控制電路10. 狀態(tài)機(jī)編碼方式中，其中__A__占用觸發(fā)器較多，但其簡單的編碼方式可減少狀態(tài)譯碼組合邏輯資源，且易于控制非法狀態(tài)。P221A. 一位熱碼編碼 B. 順序編碼C. 狀態(tài)位直接輸出型編碼 D. 格雷碼編碼二、VHDL程序填空1. 下面程序是1位十進(jìn)制計(jì)數(shù)器的VHDL描述，試補(bǔ)充完整。LIBRARY IEEE。USE 。USE 。ENTITY CNT10 IS PORT ( CLK : IN STD_LOGIC 。 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) 。END CNT10。ARCHITECTURE bhv OF CNT10 IS SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0)。BEGIN PROCESS (CLK) BEGIN IF CLK39。EVENT AND CLK = 39。139。 THEN 邊沿檢測 IF Q1 10 THEN Q1 = (OTHERS = 39。039。)。 置零 ELSE Q1 = Q1 + 1 。 加1 END IF。 END IF。 END PROCESS 。 Q = Q1。END bhv。2. 下面是一個(gè)多路選擇器的VHDL描述，試補(bǔ)充完整。LIBRARY IEEE。USE 。ENTITY bmux IS PORT ( sel : IN STD_LOGIC。 A, B : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 Y : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)) 。END bmux。ARCHITECTURE bhv OF bmux ISBEGIN y = A when sel = 39。139。 ELSE B。END bhv。三、VHDL程序改錯(cuò)仔細(xì)閱讀下列程序，回答問題LIBRARY IEEE。 1USE 。 2ENTITY LED7SEG IS 3PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 4 CLK : IN STD_LOGIC。 5 LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 6END LED7SEG。 7ARCHITECTURE one OF LED7SEG IS 8 SIGNAL TMP : STD_LOGIC。 9BEGIN 10 SYNC : PROCESS(CLK, A) 11 BEGIN 12 IF CLK39。EVENT AND CLK = 39。139。 THEN 13 TMP = A。 14 END IF。 15 END PROCESS。 16 OUTLED : PROCESS(TMP) 17 BEGIN 18 CASE TMP IS 19 WHEN 0000 = LED7S = 0111111。 20 WHEN 0001 = LED7S = 0000110。 21 WHEN 0010 = LED7S = 1011011。 22 WHEN 0011 = LED7S = 1001111。 23 WHEN 0100 = LED7S = 1100110。 24 WHEN 0101 = LED7S = 1101101。 25 WHEN 0110 = LED7S = 1111101。 26 WHEN 0111 = LED7S = 0000111。 27 WHEN 1000 = LED7S = 1111111。 28 WHEN 1001 = LED7S = 1101111。 29 END CASE。 30 END PROCESS。 31END one。 321. 在程序中存在兩處錯(cuò)誤，試指出，并說明理由：第14行 TMP附值錯(cuò)誤第29與30行之間，缺少WHEN OTHERS語句2. 修改相應(yīng)行的程序：錯(cuò)誤1 行號： 9 程序改為： TMP : STD_LOGIC_VECTOR(3 DOWNTO 0)。錯(cuò)誤2 行號： 29 程序改為：該語句后添加 WHEN OTHERS = LED7S = 0000000。四、閱讀下列VHDL程序，畫出原理圖（RTL級）LIBRARY IEEE。USE 。ENTITY HAD IS PORT ( a : IN STD_LOGIC。 b : IN STD_LOGIC。 c : OUT STD_LOGIC。 d : OUT STD_LOGIC )。END ENTITY HAD。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1