【文章內(nèi)容簡(jiǎn)介】 （如 GWDVP 板）進(jìn)行調(diào)試測(cè)試。為了避免由于需要更新設(shè)計(jì)程序和編程下載而反復(fù)插拔目標(biāo)芯片適配座， GW48 系統(tǒng)設(shè)置了一對(duì)在線編程下載接口座： J3A和 J3B。此接口插座可適用于不同的 FPGA/CPLD（注意， 此接口僅適用于 5V工作電源的 FPGA 和 CPLD； 5V 工作電源必須由被下載系統(tǒng)提供）的配置和編程下載。 對(duì)于低壓FPGA/CPLD，（如 EP1K30/50/100、 EPF10K30E 等，都是 器件），下載接口座必須是另一座：ByteBlasterMV。注意，對(duì)于 GW48GK/PK，只有 一個(gè)下載座： ByteBlasterMV，是通用的。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 (4)混合工作電壓使用 ：對(duì)于低壓 FPGA/CPLD 目標(biāo)器件，在 GW48 系統(tǒng)上的設(shè)計(jì)方法與使用方法完全與 5V器件一致，只是要對(duì)主板的跳線作一選 擇（對(duì) GW48GK/PK 系統(tǒng)不用跳線）： EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系 列實(shí)驗(yàn) 開(kāi)發(fā)系 統(tǒng)詳細(xì) 使用說(shuō) 明） 杭州 康芯電 子有限公司 . kxsoc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 JVCC/VS2： 跳線 JVCC（ GW48—GK/PK 型標(biāo)為“ VS2”） 對(duì)芯片 I/O 電壓 (VCCIO)或 5V（ VCC）作選擇，對(duì) 5V 器件，必須選“ ”。例如，若系統(tǒng)上插的目標(biāo)器件是 EP1K30/50/100或 EPF10K30E/50E 等，要求將主板上的跳線座“ JVCC”短路帽插向“ ”一端；將跳線座“ JV2”短路帽插向“ +”一端（如果是 5V 器件，跳線應(yīng)插向“ ”）。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻 噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 5） 并行下載口 ：此接口通過(guò)下載線與微機(jī)的打印機(jī)口相連。來(lái)自 PC 機(jī)的下載控制信號(hào)和CPLD/FPGA 的目標(biāo)碼將通過(guò)此口，完成對(duì)目標(biāo)芯片的編程下載。編程電路模塊能自動(dòng)識(shí)別不同的CPLD/FPGA 芯片，并作出相應(yīng)的下載適配操作。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè) 凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 6） 鍵 1~鍵 8 ：為實(shí)驗(yàn)信號(hào)控制鍵，此 8 個(gè)鍵受“多任務(wù)重配置”電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨 SW9 的模式選擇而變，使用中需參照第二節(jié)中的電路圖。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技 術(shù)實(shí)驗(yàn) 講義（ 含GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋 樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 7）鍵 9~鍵 12 ：實(shí)驗(yàn)信號(hào)控制鍵 （僅 GW48—GK/PK 型含此鍵） 此 4 個(gè)鍵不受“多任務(wù)重配置”電路控制，使用方法參考“實(shí)驗(yàn)電路結(jié)構(gòu) ”。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史 落味餡郁侍 （ 8） 數(shù)碼管 1~8/發(fā)光管 D1~D16 ：也受“多任務(wù)重配置”電路控制，它們的連線形式也需參照第二節(jié)的電路圖。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 9） 數(shù)碼管 9~14/發(fā)光管 D17~D22 ：不受“多任務(wù)重配置” 電路控制 （僅 GW48—GK/PK 型含此發(fā)光管） ，它們的連線形式和使用方法參考“實(shí)驗(yàn)電路結(jié)構(gòu) ”。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kxsoc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴 還奮棉 機(jī)墻噶 偵倍泊 茁發(fā)壕 壘漏番 峭刃按 馬噶魏 史落味餡郁侍 （ 10）“ 時(shí)鐘頻率選擇” P1A/JP1B/JP1C ：為時(shí)鐘頻率選擇模塊。通過(guò)短路帽的不 同接插方式，使目標(biāo)芯片獲得不同的時(shí)鐘頻率信號(hào)。對(duì)于“ CLOCK0” JP1C，同時(shí)只能插一個(gè)短路帽，以便選擇輸向“ CLOCK0”的一種頻率： EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 信號(hào)頻率范圍： 1Hz – 50MHz（對(duì) GW48CK 系統(tǒng)） EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 信號(hào)頻率范圍： – 50MHz（對(duì) GW48GK系統(tǒng)） EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 信號(hào)頻率范圍： – 100MHz（對(duì) GW48PK 系統(tǒng)） ,EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層 憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 由于 CLOCK0 可選的頻率比較多，所以比較適合于目標(biāo)芯片對(duì)信號(hào)頻率或周期測(cè)量等設(shè)計(jì)項(xiàng)目的信號(hào)輸入端。 JP1B 分三個(gè)頻率源組，即如系統(tǒng)板所示的“高頻組”、“中頻組”和“低頻組”。它們分別對(duì)應(yīng)三組時(shí)鐘輸入端。例如，將三個(gè)短路帽分別插于 JP1B 座的 2Hz、 1024Hz 和 12MHz；而另三個(gè)短路帽分別插于 JP1A 座的 CLOCK CLOCK7 和 CLOCK8，這時(shí)，輸向目標(biāo)芯片的三個(gè)引腳： CLOCK CLOCK7和 CLOCK8 分別獲得上述三個(gè)信號(hào)頻率。 需要特別注意的是，每一組頻率源及其對(duì)應(yīng)時(shí)鐘輸入端，分別只能插一個(gè)短路帽。也就是說(shuō)，通過(guò) JP1A/B 的組合頻率選擇，最多只能提供三個(gè)時(shí)鐘頻率。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí) 驗(yàn)講義 （含 GW 48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 注意，對(duì)于 GW48GK/PK 系統(tǒng)，時(shí)鐘選擇比較簡(jiǎn)單：每一 頻率組僅接一個(gè)頻率輸入口，如低頻端的 4 個(gè)頻率通過(guò)短路帽，可選的時(shí)鐘輸入口僅為 CLOCK2，因此對(duì)于 GW48GK/PK，總共只有 4 個(gè)時(shí)鐘可同時(shí)輸入 FPGA： CLOCK0、 CLOCK CLOCK CLOCK9。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏 史落味餡郁侍 7 （ 11） 揚(yáng)聲器 S1：目標(biāo)芯片的聲訊輸出，與目標(biāo)芯片的“ SPEAKER”端相接，即 PIO50。通過(guò)此口可以進(jìn)行奏樂(lè)或了解信號(hào)的頻率。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 12） PS/2 接口： 通過(guò)此接口，可以將 PC 機(jī) 的鍵盤(pán)和 /或鼠標(biāo)與 GW48 系統(tǒng)的目標(biāo)芯片相連，從而完成 PS/2 通信與控制方面的接口實(shí)驗(yàn)， GW48GK/PK 含另一 PS/2 接口，參見(jiàn)實(shí)驗(yàn)電路結(jié)構(gòu) 。EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 13） VGA 視頻接口 ：通過(guò)它可完成 目標(biāo)芯片對(duì) VGA 顯示器的控制。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 (14) 單片機(jī)接口器件 ：它與目標(biāo)板的連接方式也已標(biāo)于主系統(tǒng)板上：連接方式可參見(jiàn)附圖 213。EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng) 詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 ww. kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 注意 1，對(duì)于 GW48GK/PK 系統(tǒng)，實(shí)驗(yàn)板左側(cè)有一開(kāi)關(guān)，向上撥，將 RS232 通信口直接與 FPGA 的PIO31 和 PIO30 相接；向下?lián)軇t與 89C51 單片機(jī)的 P30 和 P31 端口相接。于是通過(guò)此開(kāi)關(guān)可以進(jìn)行不同的通信實(shí)驗(yàn)，詳細(xì)連接方式可參見(jiàn)附圖 213。平時(shí)此開(kāi)關(guān)向下打，不要 影響 FPGA 的工作。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . kx 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 注意 2，由附圖 213 可知，單片機(jī) 89C51 的 P3 和 P1 口是與 FPGA 的 PIO66PIO79 相接的，而這些端口又與 6 數(shù)碼管掃描顯示電路連在一起的，所以當(dāng)要進(jìn)行 6 數(shù)碼管掃描顯示實(shí) 驗(yàn)時(shí)，必須拔去右側(cè)的單片機(jī)，并安實(shí)驗(yàn)電路結(jié)構(gòu) ，將撥碼開(kāi)關(guān) 3，撥為使能，這時(shí) LCD 停止工作。 EDA技術(shù)實(shí)驗(yàn)講義 1059 EDA技術(shù)實(shí)驗(yàn)講義（含 GW48系列實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州康芯電子有限公司 . kx soc. 目 錄第一章 GW48 EDA系統(tǒng)使用說(shuō)明 第閻漂勾栽梆蔣芥攏曬侵巢答凍宗傲憲蔥友札廊侯滋拘裕測(cè)凳絲邏齡哎垢培層憋樣崔馴還奮棉機(jī)墻噶偵倍泊茁發(fā)壕壘漏番峭刃按馬噶魏史落味餡郁侍 （ 15） RS232 串行通訊接口 ：此接口電路是為單片機(jī)與 PC 機(jī)通訊準(zhǔn)備的，由此可以使 PC 機(jī) 、單片機(jī)、 FPGA/CPLD 三者實(shí)現(xiàn)雙向通信。當(dāng)目標(biāo)板上 FPGA/CPLD 器件需要直接與 PC 機(jī)進(jìn)行串行通訊時(shí)，可參見(jiàn)附圖 213，和實(shí)驗(yàn)電路結(jié)構(gòu)圖 ，將實(shí)驗(yàn)板右側(cè)的開(kāi)關(guān)向上打“ TO FPGA”，從而使目標(biāo)芯片的 PIO31 和 PIO30 與 RS232 口相接，即使 RS232 的通信接口直接與目標(biāo)器件 FPGA 的 PIO30/PIO31相接。而當(dāng)需要使 PC 機(jī)的 RS232 串行接口與