freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

學(xué)習(xí)過程中遇到的版圖問題(編輯修改稿)

2025-04-21 00:29 本頁面
 

【文章內(nèi)容簡介】 。取樣電阻上的電流電壓變化小,放在振蕩器邊緣靠近bandgap的地方,然后放上rc網(wǎng)絡(luò),再放振蕩器中的兩個比較器,在最遠(yuǎn)離bandgap的一端放置輸出rs觸發(fā)器和驅(qū)動管。一般說來,這樣的效果會比較好,以往投片的畫法也都是這樣的,沒有出現(xiàn)什么問題,因此就一直繼承了這種畫法。運放版圖的布局運放的輸入級都用差分形式的,講究是做好對稱和防止外來的干擾。具體做法是做二維的中心對稱,在輸入管的兩側(cè)加好dummy管,在最外圍加上厚一點的guardring。對稱管的連線比較繞,連線的時候讓線從管子的外圍繞,盡量不要在中心繞線。因為在中心繞線總要占用一些面積,這樣對管就要拉開一些,這樣不好。匹配性要求高的管子盡量靠得近一些。如果放大級也用差分形式的電路,則比照處理。電流偏置的管子單獨畫在一起,用guardring包起來。用作比較器的運放只對輸入級要求較高,其它部分可靈活處理。運算放大器應(yīng)用設(shè)計的幾個技巧運算放大器在電路中發(fā)揮重要的作用,其應(yīng)用已經(jīng)延伸到汽車電子、通信、消費等各個領(lǐng)域,并將在支持未來技術(shù)方面扮演重要角色。在運算放大器的實際應(yīng)用中,設(shè)計工程師經(jīng)常遇到諸如選型、供電電路設(shè)計、偏置電路設(shè)計、PCB設(shè)計等方面的問題。一、如何實現(xiàn)微弱信號放大?傳感器+運算放大器+ADC+處理器是運算放大器的典型應(yīng)用電路,在這種應(yīng)用中,一個典型的問題是傳感器提供的電流非常低,在這種情況下,如何完成信號放大?張世龍指出,對于微弱信號的放大,只用單個放大器難以達(dá)到好的效果,必須使用一些較特別的方法和傳感器激勵手段,而使用同步檢測電路結(jié)構(gòu)可以得到非常好的測量效果。這種同步檢測電路類似于鎖相放大器結(jié)構(gòu),包括傳感器的方波激勵,電流轉(zhuǎn)電壓放大器,和同步解調(diào)三部分。他表示,需要注意的是電流轉(zhuǎn)電壓放大器需選用輸入偏置電流極低的運放。另外同步解調(diào)需選用雙路的SPDT模擬開關(guān)。另有工程師朋友建議,在運放、電容、電阻的選擇和布板時,要特別注意選擇高阻抗、低噪聲運算和低噪聲電阻。有網(wǎng)友對這類問題的解決也進(jìn)行了補充,如網(wǎng)友“1sword”建議:1)電路設(shè)計時注意平衡的處理,盡量平衡,對于抑制干擾有效,這些在美國國家半導(dǎo)體、BB(已被TI收購)、ADI等公司關(guān)于運放的設(shè)計手冊中均可以查到。2)推薦加金屬屏蔽罩,將微弱信號部分罩起來(開個小模具),金屬體接電路地,可以大大改善電路抗干擾能力。3)對于傳感器輸出的nA級,選擇輸入電流pA級的運放即可。如果對速度沒有多大的要求,運放也不貴。儀表放大器當(dāng)然最好了,就是成本高些。4)若選用非儀表運放,反饋電阻就不要太大了,M歐級好一些。否則對電阻要求比較高。后級再進(jìn)行2級放大,中間加入簡單的高通電路,抑制50Hz干擾。二、運算放大器的偏置設(shè)置在雙電源運放在接成單電源電路時,工程師朋友在偏置電壓的設(shè)置方面會遇到一些兩難選擇,比如作為偏置的直流電壓是用電阻分壓好還是接參考電壓源好?有的網(wǎng)友建議用參考電壓源,理由是精度高,此外還能提供較低的交流旁路,有的網(wǎng)友建議用電阻,理由是成本低而且方便,對此,張世龍沒有特別指出用何種方式,只是強調(diào)雙電源運放改成單電源電路時,如果采用基準(zhǔn)電壓的話,效果最好。這種基準(zhǔn)電壓使系統(tǒng)設(shè)計得到最小的噪聲和最高的PSRR。但若采用電阻分壓方式,必須考慮電源紋波對系統(tǒng)的影響,這種用法噪聲比較高,PSRR比較低。三、如何解決運算放大器的零漂問題?有網(wǎng)友指出,一般壓電加速度傳感器會接一級電荷放大器來實現(xiàn)電荷——電壓轉(zhuǎn)換,可是在傳感器動態(tài)工作時,電荷放大器的輸出電壓會有不歸零的現(xiàn)象發(fā)生,如何解決這個問題?對此,網(wǎng)友“Frank”分析道,有幾種可能性會導(dǎo)致零漂:1)反饋電容ESR特性不好,隨電荷量的變化而變化;2)反饋電容兩端未并上電阻,為了放大器的工作穩(wěn)定,減少零漂,在反饋電容兩端并上電阻,形成直流負(fù)反饋可以穩(wěn)定放大器的直流工作點;3)可能挑選的運算放大器的輸入阻抗不夠高,造成電荷泄露,導(dǎo)致零漂。網(wǎng)友“camel”和“windman”還從數(shù)學(xué)分析的角度對造成零漂的原因進(jìn)行了詳細(xì)分析,認(rèn)為除了使干擾源漂移小以外還必須使傳感器、纜線電阻要大,運放的開環(huán)輸入阻抗要高、運放的反饋電阻要小,即反饋電阻的作用是為了防止漂移,穩(wěn)定直流工作點。但是反饋電阻太小的話,也會影響到放大器的頻率下限。所以必須綜合考慮!而嘉賓張世龍則建議,對于電荷放大器輸出電壓不歸零的現(xiàn)象,一般采用如下辦法來解決:1)采用開關(guān)電容電路的技巧,使用CDS采樣方式可以有效消除offset電壓;2)采用同步檢測電路結(jié)構(gòu),可以有效消除offset電壓。PLL畫法參考首先,PLL電路中最大面積的是LowPassFilter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOSC的size與要畫的面積為何而整個PLL會以LPF的最大X軸作為邊界,然后往上畫PLL其他block接下來,則是ChargePumpCircuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路并不大,同時也是analogblock,所以,畫完后要作ring圍在外圈,并且,這個電路通常會設(shè)計成differentialcircuit,所以要特別注意matching,并且留意wire的連接再來則是PhaseFrequencydector(PFD)和predivider,這個電路是數(shù)位電路,不過,因為PFD中有些電路是要消除deadzone現(xiàn)象的,故而有些元件的path要特別留意matching,而這點,要看設(shè)計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的再來則是VoltageControlOscillator(VCO),這是整個PLL電路中最難畫的地方,同時也是最需要特別留意且小心的電路,一般設(shè)計者均會用differentialcircuit,所以,元件的對稱要非常小心,同時,它是ring的形式,故而stage1到stage2的擺放位置與拉線要特別留意,同時要注意跨線與VDD和GND的跑線,因為一個不小心就會讓VCO的jitter變大,同時也會造成phasetophase的誤差變大,所以,VCO電路是最難畫也需最小心的電路,建議在畫這塊電路時,一定要請設(shè)計者說明他想要layout怎么擺放各個元件及拉線,通常,我會將這塊電路放在LPF的上方且緊靠在最右邊的地方,再者,因為這塊電路不算小,所以,VCO的layout的高度大概是PFD+CP的layout高度最后一塊電路則是postdivider,我通常是放在PLL的最上方,它是數(shù)位電路,沒什么需要特別留意的地方,不過,有時候我們會把predivider和postdivider都放在同一塊最后,PLL的信號連線順序是由predivider進(jìn)去,然后接到PFD,再到CP,再到LPF,再到VCO,最后到postdivider,所以,我的layout擺放位置也是依照此一順序來走而不會有各個子電路交錯的問題,所以,這些都是原設(shè)計者要交待layout人員的地方。模擬設(shè)計的基本考慮1.Minimumchannellengthofthetransistorshouldbefourtofivetimestheminimumfeaturesizeoftheprocess.Wedoit,tomakethelambdaofthetransistorlow.therateofchangeofIdtoVdsislow.晶體管最小溝長為工藝最小特征尺寸的45倍,用來減小溝長調(diào)制效應(yīng)2.PresentartofanalogdesignstillusesthetransistorinthesaturationoneshouldalwayskeepVgsoftheTransistor30%abovetheVt.目前模擬設(shè)計仍然是使晶體管工作在飽和區(qū),故應(yīng)使Vgs大于Vt約30%3.Oneshouldalwayssplitthebigtransistorintosmalltransistorshavingwidthorlengthfeaturesize應(yīng)把大管分成小晶體管,使其寬/長特征尺寸或=15um4.W/LRatiooftransistorsofthemirrorcircuitshouldbelessthanorequalto5,toensurethepropermatchingofthetransistorsinthelayout.Otherwise,itresultstotheSystamaticOffsetinthecircuit.電流鏡電路的晶體管的w/l比應(yīng)小于或等于5,以保證較好的Matching,否則會有系統(tǒng)失調(diào)5.Oneshouldmake160
點擊復(fù)制文檔內(nèi)容
公司管理相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1