微型計算機系統(tǒng)與接口：ch(3)(編輯修改稿)
2025-03-20 10:32 本頁面
【文章內(nèi)容簡介】 議 ? MESI Cache一致性模型提供了一種跟蹤存儲器數(shù)據(jù)變化的方法，這種方法保證了一個 Cache行數(shù)據(jù)更新以后，能夠和所有與它的地址有關聯(lián)的存儲單元保持數(shù)據(jù)的一致。 ? MESI協(xié)議將數(shù)據(jù)變化定義為 4種狀態(tài)：修改（ Modified）、獨占（ Exclusive）、共享（ Shared）、無效（ Invalid） 數(shù)據(jù)的一致性 ——MESI協(xié)議 ? 修改（ Modified）：由于寫 Cache命中引起 Cache行數(shù)據(jù)的更新，該狀態(tài)提醒 Cache子系統(tǒng)去監(jiān)聽系統(tǒng)總線。當 Cache檢測到監(jiān)聽命中這一修改行時，必須將修改行的數(shù)據(jù)寫回存儲器； ? 獨占（ Exclusive）：指出這個 Cache獨自保存了目標存儲器的副本，且沒有任何其它 Cache也保存了這個存儲器行的副本，表示該 Cache行數(shù)據(jù)可以更新 ? 共享（ Shared）：指出這行數(shù)據(jù)可能存在于幾個Cache當中，在每個相關的 Cache行和存儲器行里都存放了這行數(shù)據(jù)的副本 ； ? 無效（ Invalid）：復位以后的無效狀態(tài)，指示存儲器這一目標行在 Cache中不存在；或目標存儲器單元數(shù)據(jù)已被其他總線主修改， Cache中的副本是已過時的數(shù)據(jù)。 Pentium 的 Cache組織 ?概述 ?Pentium 內(nèi)部的數(shù)據(jù) Cache 結構 ?Pentium 的數(shù)據(jù) Cache 訪問和總線猝發(fā)周期 概述 Pentium CPU和存儲器 Pentium Cache 組織原則 ? Cache 的映射 ——兩路組相聯(lián) ? 替換算法 ——最近最少使用 LRU ? 寫策略 ——WRITE THROUGH WRITR BACK ? 數(shù)據(jù)的一致性 ——MESI 協(xié)議 Pentium 內(nèi)部數(shù)據(jù) Cache 結構 ? Cache分為 0路和 1路，每路是 4K字節(jié)，與主存頁面大小相同。每路各包含 128個 Cache行，每行 32字節(jié)； ? 各有一個 128個目錄項的目錄 。目錄項包含 20位（ 4G/4K=1M頁）的標記域、 1位校驗域和 2位狀態(tài)域 ? 每當從主存讀出一行數(shù)據(jù)進行 Cache行替換時，數(shù)據(jù)總是被裝在與主存頁中行序號相同的 Cache行當中。主存頁面地址同時被記錄在相同序號的目錄項中。 ? 目錄有三個可以同步訪問的端口。端口包括三個部分，20位的標記域記錄了目標存儲器高位地址 A31~A12（哪一頁）； 7位的行域記錄了目標存儲器次 7位地址 A11~A5（存儲器頁及 Cache中的哪一行）；最低 2位是雙字域，指示了目標存儲器 A4~A2三位地址，（雙字在行中的哪一排（ bank）），即 cache行中的位置。 ? 有一個 128位的 LRU標志，每位對應 2個序號相同的目錄項。 LRU標志位記錄了 2個同序號行中最近最少使用行所在路的序號。 Pentium 內(nèi)部數(shù)據(jù) Cache 結構 Pentium 數(shù)據(jù) Cache 訪問和 猝發(fā)的總線周期 內(nèi)部 Cache 命中（ L1 Cac
教學課件相關推薦
鄂ICP備17016276號-1