微型計(jì)算機(jī)系統(tǒng)與接口：ch(3)(參考版)
2025-02-24 10:32本頁面
【正文】 ? Pentium存儲管理部件規(guī)定，處理器如果 已經(jīng)發(fā)出兩個(gè)訪問周期的地址，但還沒完成讀操作時(shí)，不會啟動(dòng)第三個(gè)總線周期 。 ? L2 Cache在目錄中查找， 確認(rèn) V流水線 L2 Cache命中 。 ? 處理器 采樣到 NA有效 ， 結(jié)束周期 A的地址 和 總線周期定義 信號，一個(gè)時(shí)鐘周期后（ t5） 啟動(dòng)周期 B，為 V進(jìn)行 L2 Cache訪問。 L2 Cache收到地址，在目錄中查找， L2命中，把第一組“四字”放到數(shù)據(jù)總線上。 Vpipe L2 cache 不命中 訪問主存儲器 主存儲器結(jié)構(gòu) Upipe， Vpipe L2 Cache 同時(shí)命中 — 流水線讀 （ 00000054h~00000057h ）（ 0000008Ch~0000008Fh ） Upipe， Vpipe L2 Cache 同時(shí)命中 — 流水線讀 （ 00000054h~00000057h ）（ 0000008Ch~0000008Fh ） ? U、 V流水線在訪問 L2 Cache時(shí)全都命中 ， L2 Cache便啟動(dòng) 地址流水線 功能。由 A4的 0和 1狀態(tài)分別控制選取兩排存儲體的偶數(shù)行和奇數(shù)行，由 A3的 0和 1分別選擇 A排與 B排。 A和 B中每行都是 8個(gè)字節(jié)，每次猝發(fā)讀正好讀取 8個(gè)字節(jié)。在第一個(gè)數(shù)據(jù)周期（ T2）， BRDY為無效狀態(tài)，到第二個(gè)數(shù)據(jù)周期， BRDY、 KEN信號以及來自存儲器的數(shù)據(jù)才被驅(qū)動(dòng)為有效狀態(tài)。 ?注意，地址線 A A4的取值如同觸發(fā)器，除了第一次讀 A A3指向目標(biāo)地址以外，每讀一次， A3的狀態(tài)“翻轉(zhuǎn)”一次，每讀兩次，A4的狀態(tài)“翻轉(zhuǎn)”一次。由 L2 Cache控制器驅(qū)動(dòng)，當(dāng) WB/WT為高， Cache行被置為 E狀態(tài)，并且指示下一次的寫操作執(zhí)行寫回策略；當(dāng)WB/WT為低， Cache行被置為 S狀態(tài)，指示所有對外部存儲器的寫操作執(zhí)行寫直達(dá)策略。 ? BRDY（ burst ready），猝發(fā)操作準(zhǔn)備好，輸入，告訴CPU L2 Cache或主存儲器已經(jīng)準(zhǔn)備好猝發(fā)操作。 ? KEN（ cache ability）， Cache能力，輸入，確定所讀的目標(biāo)地址是否是在能夠進(jìn)行 Cache操作的地址空間。 ? CACHE，輸出，總線周期定義信號。 LRU標(biāo)志位記錄了 2個(gè)同序號行中最近最少使用行所在路的序號。端口包括三個(gè)部分，20位的標(biāo)記域記錄了目標(biāo)存儲器高位地址 A31~A12（哪一頁）； 7位的行域記錄了目標(biāo)存儲器次 7位地址 A11~A5（存儲器頁及 Cache中的哪一行）；最低 2位是雙字域，指示了目標(biāo)存儲器 A4~A2三位地址，（雙字在行中的哪一排（ bank）），即 cache行中的位置。主存頁面地址同時(shí)被記錄在相同序號的目錄項(xiàng)中。每路各包含 128個(gè) Cache行，每行 32字節(jié)； ? 各有一個(gè) 128個(gè)目錄項(xiàng)的目錄 。當(dāng) Cache檢測到監(jiān)聽命中這一修改行時(shí)，必須將修改行的數(shù)據(jù)寫回存儲器； ? 獨(dú)占（ Exclusive）：指出這個(gè) Cac
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1