微型計算機系統(tǒng)應用之并行接口芯片8255(編輯修改稿)
2025-01-19 04:37 本頁面
【文章內容簡介】 8位端口 (A， B)和兩個 4位端口 (端口C)；(2) 任一個端口可以作為輸入或輸出；(3) 輸出是鎖存的；(4) 輸入是不鎖存的；(5) 在方式 0時，各個端口的輸入、輸出可以有 16種不同的組合。在這種工作方式下，任一個端口都可由CPU用簡單的輸入或輸出指令來進行讀或寫。方式 0可作為查詢式輸入或輸出的接口電路，此時端口 A和 B可分別作為一個數(shù)據(jù)端口，而取端口 C的某些位作為這兩個數(shù)據(jù)端口的控制和狀態(tài)信息。 方式 0的時序1. 方式 0的輸入時序在方式 0時，基本的輸入時序如圖 107所示。 若外設的數(shù)據(jù)已經準備好， CPU用輸入指令從 8255A讀入這個數(shù)據(jù)，則 RD的寬度至少應為300ns，而且地址信號必須在 RD有效前 tAR時間有效。這樣在 RD有效后經過時間 tRD，數(shù)據(jù)即可在數(shù)據(jù)總線上穩(wěn)定。經分析，在 I/O讀周期 8088 CPU與 8255A在時序上不能很好配合，需要 CPU插入一個等待狀態(tài)。 2. 方式 0的輸出時序可編程并行接口芯片 8255A方式 0的基本輸出時序，如圖 109所示。要由寫指令把 CPU的數(shù)據(jù)輸出給外設，對于 8255A，要求寫脈沖寬度至少為 400ns。且地址信號必須在寫信號前 tAW時間有效。并保持 tWA時間。另外要寫出的數(shù)據(jù)必須在寫信號結束前 tDW時間有效 (出現(xiàn)在數(shù)據(jù)總線上 )，且保持 tWD時間。這樣，在寫信號后最多 tWB時間，寫出的數(shù)據(jù)在輸出端口出現(xiàn)。 經分析， I/O寫周期也要求 8088插入一個等待狀態(tài)。 方式 1的功能這是一種選通的 I/O方式。在這種方式時，端口 A或端口 B仍作為數(shù)據(jù)的輸入 /輸出口，但同時規(guī)定端口 C的某些位作為控制或狀態(tài)信息。 方式 1的主要功能8255A的端口工作在方式 1時，具有以下主要功能：(1) 用作一個或兩個選通端口；(2) 每一個端口包含： 8位的數(shù)據(jù)端口，三條控制線 (是固定指定的，不能用程序改變 )，提供中斷邏輯；(3) 任何一個端口都可作為輸入或輸出；(4) 若只有一個端口工作于方式 1，余下的 13位，可以工作在方式 0(由控制字決定 )；(5) 若兩個端口都工作于方式 1，端口 C還留下兩位，這兩位可以由程序指定作為輸入或輸出，也具有置位 /復位功能。 方式 1輸入當任一端口工作于方式 1輸入時，如圖 1011所示。其各個控制信號的意義為：STB(Strobe)—— 選通輸入，低電平有效。這是由外設供給的輸入信號，當其有效時，把輸入裝置來的數(shù)據(jù)送入輸入鎖存器。IBF(Input Buffer Full)—— 輸入緩沖器滿，高電平有效。這是一個 8255A輸出至外設的聯(lián)絡信號。當其有效時，表示數(shù)據(jù)已輸入至輸入鎖存器，它由 STB信號置位 (高電平 )，而 RD信號的上升沿使其復位。 INTR(Interrupt Request)—— 中斷請求信號，高電平有效。這是 8255A的一個輸出信號，可用于作為向 CPU的中斷請求信號，以要求 CPU服務。它是當 STB為高電平、 IBF為高電平和 INTE(中斷允許 )為高電平時被置為高，而由 RD信號的下降沿清除。INTEA(Interrupt Enable A)—— 端口 A中斷允許信號，可由用戶通過對 PC4的按位置位 /復位來控制 (PC4=1，允許中斷 )。而 INTEB由 PC2的置位 /復位控制。方式 1的輸入時序，如圖 1012所示。 當外設的數(shù)據(jù)已經輸至 8255A的端口數(shù)據(jù)線上，用選通信號把數(shù)據(jù)鎖入 8255A的輸入鎖存器，選通信號的寬度至少為 500ns。選通信號經過時間 tSIT后， IBF信號有效，輸送給外設，阻止外設輸入新的數(shù)據(jù)，也可供 CPU查詢。在選通信號結束后，經過 tSIT向 CPU發(fā)出 INTR信號 (中斷是允許的話 )。CPU響應中斷，發(fā)出 RD信號，把數(shù)據(jù)讀入 CPU。在 RD信號有效后經過 tRIT就清除中斷請求，當 RD信號結束后，數(shù)據(jù)已讀至 CPU，使 IBF變低。表示輸入緩沖器已空，通知外設可以輸入新的數(shù)據(jù)。 方式 1輸出8255A的
范文總結相關推薦
鄂ICP備17016276號-1