微型計(jì)算機(jī)系統(tǒng)原理及應(yīng)用第10章并行接口芯片8255(編輯修改稿)
2025-01-19 04:37 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 (3) 輸出是鎖存的；(4) 輸入是不鎖存的；(5) 在方式 0時(shí)，各個(gè)端口的輸入、輸出可以有 16種不同的組合。在這種工作方式下，任一個(gè)端口都可由CPU用簡(jiǎn)單的輸入或輸出指令來(lái)進(jìn)行讀或?qū)?。方?0可作為查詢式輸入或輸出的接口電路，此時(shí)端口 A和 B可分別作為一個(gè)數(shù)據(jù)端口，而取端口 C的某些位作為這兩個(gè)數(shù)據(jù)端口的控制和狀態(tài)信息。 方式 0的時(shí)序1. 方式 0的輸入時(shí)序在方式 0時(shí)，基本的輸入時(shí)序如圖 107所示。 若外設(shè)的數(shù)據(jù)已經(jīng)準(zhǔn)備好， CPU用輸入指令從 8255A讀入這個(gè)數(shù)據(jù)，則 RD的寬度至少應(yīng)為300ns，而且地址信號(hào)必須在 RD有效前 tAR時(shí)間有效。這樣在 RD有效后經(jīng)過(guò)時(shí)間 tRD，數(shù)據(jù)即可在數(shù)據(jù)總線上穩(wěn)定。經(jīng)分析，在 I/O讀周期 8088 CPU與 8255A在時(shí)序上不能很好配合，需要 CPU插入一個(gè)等待狀態(tài)。 2. 方式 0的輸出時(shí)序可編程并行接口芯片 8255A方式 0的基本輸出時(shí)序，如圖 109所示。要由寫指令把 CPU的數(shù)據(jù)輸出給外設(shè)，對(duì)于 8255A，要求寫脈沖寬度至少為 400ns。且地址信號(hào)必須在寫信號(hào)前 tAW時(shí)間有效。并保持 tWA時(shí)間。另外要寫出的數(shù)據(jù)必須在寫信號(hào)結(jié)束前 tDW時(shí)間有效 (出現(xiàn)在數(shù)據(jù)總線上 )，且保持 tWD時(shí)間。這樣，在寫信號(hào)后最多 tWB時(shí)間，寫出的數(shù)據(jù)在輸出端口出現(xiàn)。 經(jīng)分析， I/O寫周期也要求 8088插入一個(gè)等待狀態(tài)。 方式 1的功能這是一種選通的 I/O方式。在這種方式時(shí)，端口 A或端口 B仍作為數(shù)據(jù)的輸入 /輸出口，但同時(shí)規(guī)定端口 C的某些位作為控制或狀態(tài)信息。 方式 1的主要功能8255A的端口工作在方式 1時(shí)，具有以下主要功能：(1) 用作一個(gè)或兩個(gè)選通端口；(2) 每一個(gè)端口包含： 8位的數(shù)據(jù)端口，三條控制線 (是固定指定的，不能用程序改變 )，提供中斷邏輯；(3) 任何一個(gè)端口都可作為輸入或輸出；(4) 若只有一個(gè)端口工作于方式 1，余下的 13位，可以工作在方式 0(由控制字決定 )；(5) 若兩個(gè)端口都工作于方式 1，端口 C還留下兩位，這兩位可以由程序指定作為輸入或輸出，也具有置位 /復(fù)位功能。 方式 1輸入當(dāng)任一端口工作于方式 1輸入時(shí)，如圖 1011所示。其各個(gè)控制信號(hào)的意義為：STB(Strobe)—— 選通輸入，低電平有效。這是由外設(shè)供給的輸入信號(hào)，當(dāng)其有效時(shí)，把輸入裝置來(lái)的數(shù)據(jù)送入輸入鎖存器。IBF(Input Buffer Full)—— 輸入緩沖器滿，高電平有效。這是一個(gè) 8255A輸出至外設(shè)的聯(lián)絡(luò)信號(hào)。當(dāng)其有效時(shí)，表示數(shù)據(jù)已輸入至輸入鎖存器，它由 STB信號(hào)置位 (高電平 )，而 RD信號(hào)的上升沿使其復(fù)位。 INTR(Interrupt Request)—— 中斷請(qǐng)求信號(hào)，高電平有效。這是 8255A的一個(gè)輸出信號(hào)，可用于作為向 CPU的中斷請(qǐng)求信號(hào)，以要求 CPU服務(wù)。它是當(dāng) STB為高電平、 IBF為高電平和 INTE(中斷允許 )為高電平時(shí)被置為高，而由 RD信號(hào)的下降沿清除。INTEA(Interrupt Enable A)—— 端口 A中斷允許信號(hào)，可由用戶通過(guò)對(duì) PC4的按位置位 /復(fù)位來(lái)控制 (PC4=1，允許中斷 )。而 INTEB由 PC2的置位 /復(fù)位控制。方式 1的輸入時(shí)序，如圖 1012所示。 當(dāng)外設(shè)的數(shù)據(jù)已經(jīng)輸至 8255A的端口數(shù)據(jù)線上，用選通信號(hào)把數(shù)據(jù)鎖入 8255A的輸入鎖存器，選通信號(hào)的寬度至少為 500ns。選通信號(hào)經(jīng)過(guò)時(shí)間 tSIT后， IBF信號(hào)有效，輸送給外設(shè)，阻止外設(shè)輸入新的數(shù)據(jù)，也可供 CPU查詢。在選通信號(hào)結(jié)束后，經(jīng)過(guò) tSIT向 CPU發(fā)出 INTR信號(hào) (中斷是允許的話 )。CPU響應(yīng)中斷，發(fā)出 RD信號(hào)，把數(shù)據(jù)讀入 CPU。在 RD信號(hào)有效后經(jīng)過(guò) tRIT就清除中斷請(qǐng)求，當(dāng) RD信號(hào)結(jié)束后，數(shù)據(jù)已讀至 CPU，使 IBF變低。表示輸入緩沖器已空，通知外設(shè)可以輸入新的數(shù)據(jù)。 方式 1輸出8255A的端口工作在方式 1輸出時(shí)，如圖 1013所示。1. 主要的控制信號(hào)OBF(Output Buffer Full)—— 輸出緩沖器滿
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1