微型計(jì)算機(jī)系統(tǒng)原理及應(yīng)用第10章并行接口芯片8255(存儲(chǔ)版)
【正文】 把數(shù)據(jù)讀入 CPU。ACK(Acknowledge)—— 低電平有效，這是一個(gè)外設(shè)的響應(yīng)信號(hào)，指示 CPU輸出給 8255A的數(shù)據(jù)已經(jīng)由外設(shè)接收。在 WR上升沿后經(jīng)過(guò) tWB時(shí)間數(shù)據(jù)就輸出了，當(dāng)外設(shè)接收數(shù)據(jù)后，發(fā)出 ACK信號(hào)，它一方面使 OBF無(wú)效 (經(jīng)過(guò) tAOB)，另一方面在ACK的上升沿使 INTR有效 (經(jīng)過(guò) tAIT)，發(fā)出新的中斷請(qǐng)求。ACK—— 響應(yīng)信號(hào)，低電平有效。在 CPU未把數(shù)據(jù)讀走前， IBF始終為高電平，阻止輸入設(shè)備送來(lái)新的數(shù)據(jù)。故INTR=IBF此時(shí)端口 C的各位的功能如圖1017所示。2. 分析根據(jù)要求，雙機(jī)均采用可編程并行接口芯片8255A構(gòu)成接口電路，只是 8255A的工作方式不同。(2) 軟件編程① 甲機(jī)發(fā)送程序：MOV DX,303H； 8255A命令口MOV AL， 10100000B；端口 A，方式 1；端口 B沒(méi)用方式字OUT DX,AL；輸出方式字MOV AL， 0DH；置發(fā)送中斷允許 INTEA＝ 1OUT DX， AL； PC6置 “1”MOV AX， 030H；發(fā)送數(shù)據(jù)的首地址MOV ES， AXMOV BX,00HMOV CX， 3FFH；置發(fā)送字節(jié)數(shù)MOV DX， 300H；置 8255A數(shù)據(jù)字地址MOV AL， ES:［ BX］；取第一個(gè)發(fā)送數(shù)據(jù)OUT DX， AL；寫第一個(gè)數(shù)，產(chǎn)生第一個(gè)OBF信號(hào)INC BX；指向下一個(gè)數(shù)DEC CX；字節(jié)數(shù) 1L： MOV DX， 302H； 8255A狀態(tài)口IN AL,DX；輸入狀態(tài)AND AL， 08H；檢查有無(wú) INTRAJZ L；若無(wú)中斷請(qǐng)求則等待MOV DX， 300H；置數(shù)據(jù)口地址MOV AL,ES:［ EBX］；取數(shù)據(jù)OUT DX， AL；輸出INC BXDEC CXJNZ L；未發(fā)送完則循環(huán)MOV AX， 4C00HINT 21H；發(fā)送完，返回 DOS在上述發(fā)送程序中，檢查的是 INTR位 (PC3)的狀態(tài)，實(shí)際上，也可以檢查發(fā)送緩沖器滿 OBF位 (PC7)的狀態(tài)。甲機(jī)一側(cè)的 8255A采用方式 1工作，乙機(jī)一側(cè)的 8255A采用方式 0工作。WR其中， MASK=INTE。 STB在 RD以前發(fā)生就行。IBF—— 輸入緩沖器滿，高電平有效。OBF—— 輸出緩沖器滿，低電平有效。 2. 時(shí)序8255工作在方式 1輸出時(shí)的時(shí)序，如圖 1014所示。當(dāng)其有效時(shí)，表示 CPU已經(jīng)把數(shù)據(jù)輸出給指定的端口，外設(shè)可以把數(shù)據(jù)輸出。選通信號(hào)經(jīng)過(guò)時(shí)間 tSIT后， IBF信號(hào)有效，輸送給外設(shè)，阻止外設(shè)輸入新的數(shù)據(jù)，也可供 CPU查詢。當(dāng)其有效時(shí)，表示數(shù)據(jù)已輸入至輸入鎖存器，它由 STB信號(hào)置位 (高電平 )，而 RD信號(hào)的上升沿使其復(fù)位。 方式 1的功能這是一種選通的 I/O方式。經(jīng)分析，在 I/O讀周期 8088 CPU與 8255A在時(shí)序上不能很好配合，需要 CPU插入一個(gè)等待狀態(tài)。 方式 0的功能 方式 0的基本功能 方式 0是一種基本的輸入或輸出方式。因而，兩個(gè) 8255A的各個(gè)端口地址如表 102所示。這個(gè)控制命令字的格式如圖 103所示。它控制把CPU輸出的數(shù)據(jù)或命令信號(hào)寫到 8255A。B組控制電路控制端口 B和端口 C的下半部 (PC3～ PC0)。每一個(gè)端口都是 8位，都可以選擇作為輸入或輸出，但功能上有著不同的特點(diǎn)。本章只討論并行接口芯片，串行接口芯片放在第 11章中介紹。第 10 章 并行接口芯片 8255本章講述： 可編程并行輸入輸出接口芯片 8255A的結(jié)構(gòu) 方式選擇 方式 0 的功能 方式 1 的功能 方式 2 的功能 8255應(yīng)用舉例當(dāng) CPU要從外設(shè)輸入信號(hào)或者輸出信息給外設(shè)，可以采用程序查詢方式、中斷方式和 DMA方式。這些接口芯片按數(shù)據(jù)傳送的方式可以分為并行接口和串行接口兩大類。 8255A由以下幾個(gè)部分組成：1. 數(shù)據(jù)端口 A、 B、 C它有三個(gè)輸入輸出端口： Port A、 Port B和Port C。 A組控制電路控制端口 A和端口 C的上半部 (PC7～ PC4)。 (3) WR
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1