微機(jī)原理第六章ppt課件(編輯修改稿)
2025-02-14 16:10 本頁面
【文章內(nèi)容簡介】 3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IBM PC/XT總線插槽引腳信號 36 例 假設(shè) 端口 218H的內(nèi)容為 7BH MOV DX， 218H IN AL, DX 信號變化過程： ① A15~A0上出現(xiàn)地址信號 0000 0010 0001 1000B (由 CPU發(fā)出 ) ② ALE上出現(xiàn)正脈沖信號 ③ IOR 變低 ④ D7~D0 上出現(xiàn)有效信號 0111 1011B (由端口送出 ) ⑤ IOR變高 ， 數(shù)據(jù)進(jìn)入 AL D7 ~ D0 IOR A15~A0 ALE CLK T4 T1 T2 T3 Tw 37 ? IBM PC/XT 總線上 I/O端口 寫 周期 當(dāng) CPU 執(zhí)行 OUT 指令時 ， 進(jìn)入 I/O端口寫周期 , 將數(shù)據(jù)寫入指定的端口 。 I/O端口 1 I/O端口 2 I/O端口 3 地址 譯碼 數(shù)據(jù) 緩沖 控制 電路 外 設(shè) AB DB CB C P U 38 I/O端口 寫 周期時序 A15~A0 ALE IOW CLK D7 ~ D0 T4 T1 T2 T3 Tw GND RESET +5V IRQ2 5V DRQ2 12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IBM PC/XT總線插槽引腳信號 39 例 假設(shè) (AL) = 92H MOV DX， 319H OUT DX， AL 信號變化過程： ① A15~A0上出現(xiàn)地址信號 0000 0011 0001 1001B (由 CPU發(fā)出 ) ② ALE上出現(xiàn)正脈沖信號 ③ IOW 變低 ④ D7~D0 上出現(xiàn)有效信號 1 0 0 1 0 0 1 0 B (由 CPU送出 ) ⑤ IOW變高 ， 數(shù)據(jù)寫入 319H端口 A15~A0 ALE IOW CLK D7 ~ D0 T4 T1 T2 T3 Tw 40 三、 I/O端口的譯碼 1. 譯碼電路的作用 2. 譯碼電路的構(gòu)成 3. 設(shè)計譯碼電路的方法 4. 片內(nèi)譯碼和片選譯碼 41 譯碼電路的作用 將 CPU執(zhí)行 IN/OUT指令發(fā)出的 地址信號 “ 翻譯 ” 成欲操作端口的選通信號 ， 解決存儲器 、 I/O設(shè)備與 CPU連接時地址總線失配問題 。 此信號常作為 接口內(nèi)三態(tài)門或鎖存器的控制信號 ， 接通或斷開接口數(shù)據(jù)線與系統(tǒng)的連接 。 IN指令時序 A15~A0 IOR CLK D7~ D0 T4 T1 T2 T3 Tw A15~A0 CLK IOW D7~D0 T4 T1 T2 T3 Tw OUT指令時序 42 該電路在 CPU執(zhí)行指令 MOV DX, 200H IN AL, DX 將輸入設(shè)備的數(shù)據(jù)讀入 CPU內(nèi) AL中 圖中譯碼電路的作用 ： 只當(dāng) A15~A0上出現(xiàn) 200H時 ， （ 即 0000 0010 0000 0000B） 輸出 0， 其他輸出 1。 例 一個輸入設(shè)備的簡 單 接 口 電 路 三 態(tài) 緩沖器 輸入 設(shè)備 數(shù)據(jù) 線 IOR 地址 譯碼 地址線 200H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 PC總線 43 執(zhí)行 : MOV DX, 200H IN AL, DX 三 態(tài) 緩沖器 輸入 設(shè)備 數(shù)據(jù) 線 IOR 地址 譯碼 地址線 200H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 PC 總 線 IN指令時序 A15~A0 IOR CLK D7~ D0 T4 T1 T2 T3 Tw 0000 0010 0000 0000 44 輸入設(shè)備接口電路，即硬件上保證 : 只在 CPU執(zhí)行從 200H端口 輸入數(shù)據(jù)時， 三態(tài)門處于工作狀態(tài) ，使輸入設(shè)備的數(shù)據(jù)送上總線側(cè)， 而 CPU執(zhí)行其它指令時 , 三態(tài)門均處于高阻狀態(tài) , 使輸入設(shè)備的數(shù)據(jù)線與總線側(cè)斷開 三 態(tài) 緩沖器 輸入 設(shè)備 數(shù)據(jù) 線 IOR 地址 譯碼 地址線 200H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 PC 總 線 MOV DX, 200H IN AL, DX 思考 ： 其他的指令為什么不可以？ 45 該電路在 CPU執(zhí)行指令 MOV DX, 300H OUT DX, AL 將 CPU內(nèi) AL中的數(shù)據(jù)送至輸出設(shè)備 圖中譯碼電路的作用 ： 只當(dāng) A15~A0上出現(xiàn) 300H時 ， （ 即 0000 0011 0000 0000B） 輸出 0， 其他輸出 1。 例 一個輸出設(shè)備的簡 單 接 口 電 路 PC總線 鎖存器 輸出 設(shè)備 數(shù)據(jù)線 IOW 地址 譯碼 地址線 300H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 46 OUT指令時序 執(zhí)行： MOV DX, 300H OUT DX, AL A15~A0 CLK IOW D7~D0 T4 T1 T2 T3 Tw PC總線 鎖存器 輸出 設(shè)備 數(shù)據(jù)線 IOW 地址 譯碼 地址線 300H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 0000 0110 0000 0000 47 輸出設(shè)備接口電路，即硬件上保證 : 只在 CPU執(zhí)行從 300H端口 輸出數(shù)據(jù)時， 鎖存器處于觸發(fā)狀態(tài)，其輸出隨輸入變化， 而 CPU執(zhí)行其它指令時 , 鎖存器均處于鎖存狀態(tài) , 其輸出不隨輸入變化， PC 總 線 鎖存器 輸出 設(shè)備 數(shù)據(jù)線 IOW 地址 譯碼 地址線 300H 0 0 0
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1