【正文】 端口譯碼電路 65 1. 先確定與使能控制 G G2A、 G2B相連的各引腳 ? G1連 +5V， 始終有效 IOR、 IOW任一為 0 ? G2A、 G2B為 0， 則 A9 A8 A7 A6 ， AEN為 0 1 0 0 0 2. 再分析與選擇控制 C、 B、 A 相連的各引腳 3. 考慮到 A A A0未參加譯碼 ， 其值任意 ， 即 A2A1A0的取值為 000 ~ 111 4. 最后綜合所有地址信號的取值 ， 得出結(jié)論 。 amp。 注意譯碼電路中： 由于高位地址線 A15~A10 未參與譯碼 , 即 : 地址 A15~A0為： 10 0001 1000 均能輸出 0, 所以該電路使： 一個端口對應(yīng)多個地址 共 26=64個 218， 618, A18， E18 等等 55 采用實際芯片（參看教材舊 P205 新 P215）： PC總線 RD WR CS I/O接口 D0 ~ D7 數(shù) 據(jù) 線 DB 端 口 譯碼電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN +5V IOR IOW D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 I/O端口 1 I/O端口 2 I/O端口 3 地址 譯碼 數(shù)據(jù) 緩沖 控制 電路 外 設(shè) AB DB CB C P U 38 I/O端口 寫 周期時序 A15~A0 ALE IOW CLK D7 ~ D0 T4 T1 T2 T3 Tw GND RESET +5V IRQ2 5V DRQ2 12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IBM PC/XT總線插槽引腳信號 39 例 假設(shè) (AL) = 92H MOV DX， 319H OUT DX， AL 信號變化過程： ① A15~A0上出現(xiàn)地址信號 0000 0011 0001 1001B (由 CPU發(fā)出 ) ② ALE上出現(xiàn)正脈沖信號 ③ IOW 變低 ④ D7~D0 上出現(xiàn)有效信號 1 0 0 1 0 0 1 0 B (由 CPU送出 ) ⑤ IOW變高 ， 數(shù)據(jù)寫入 319H端口 A15~A0 ALE IOW CLK D7 ~ D0 T4 T1 T2 T3 Tw 40 三、 I/O端口的譯碼 1. 譯碼電路的作用 2. 譯碼電路的構(gòu)成 3. 設(shè)計譯碼電路的方法 4. 片內(nèi)譯碼和片選譯碼 41 譯碼電路的作用 將 CPU執(zhí)行 IN/OUT指令發(fā)出的 地址信號 “ 翻譯 ” 成欲操作端口的選通信號 ， 解決存儲器 、 I/O設(shè)備與 CPU連接時地址總線失配問題 。字傳送 29 3. 輸入 /輸出指令時序 當(dāng) CPU執(zhí)行 IN指令時 ， 進入 I/O端口 讀 周期 當(dāng) CPU執(zhí)行 OUT指令時 ， 進入 I/O端口 寫 周期 掌握 （ 1） 在最小模式下 ， I/O端口的讀 、 寫周期 。一個字節(jié) OUT DX, AL EE 28 (3) 可進行字節(jié)或字傳送 由指令中 AL或 AX的類型決定 (4) 注意端口地址與端口內(nèi)容的區(qū)別 IN AL, 21H 不等于 (AL) ← 21H OUT DX, AL 不等于 (DX) ← (AL) IN AL, 20H 。 外設(shè)處理信息的類型 、 速度 、 通信方式與 CPU不匹配 , 不能直接掛在總線上 ， 必須通過接口和系統(tǒng)相連 C P U 接口作用外設(shè)模 / 數(shù)轉(zhuǎn)換 ( A / D )數(shù) / 模轉(zhuǎn)換 ( D / A )模擬量信息類型 數(shù)字量三態(tài)緩沖、鎖存 數(shù)字量工作速度 快 解決傳送方式 慢串 / 并轉(zhuǎn)換并 / 串轉(zhuǎn)換串行通信方式 并行三態(tài)緩沖、鎖存 并行為什么要用接口電路？ 11 二、接口電路的典型結(jié)構(gòu) ?從編程角度看 ， 接口內(nèi)部主要包括 一個或多個 CPU可以進行讀 /寫操作的 寄存器 ， 又稱為 I/O端口 。2 第六章 微機接口技術(shù)概述 第一節(jié) 接口技術(shù)的基本概念 第二節(jié) I/O端口的編址和譯碼 第三節(jié) CPU與外設(shè)間的數(shù)據(jù)傳送方式 第四節(jié) 接口技術(shù)的現(xiàn)狀與發(fā)展趨勢 第五節(jié) 接口的設(shè)計與分析 3 1. 假設(shè) (AL)= 73H, (DX)=21CH, (端口 21CH)= 95H 執(zhí)行 MOV DX, 21CH 作業(yè) : 63, 66, 610 IN AL, DX (1) 根據(jù) 8088CPU在最小模式下的 I/O、存儲器讀 /寫時序， 描述執(zhí)行 IN指令時 8088CPU有關(guān)引腳的具體變化過程 。 ?各 I/O端口由 端口地址區(qū)分 。字節(jié)傳送 IN AX, 20H 。 （ 2） IBM PC/XT 總線上 I/O端口的讀 、 寫周期 。 此信號常作為 接口內(nèi)三態(tài)門或鎖存器的控制信號 ， 接通或斷開接口數(shù)據(jù)線與系統(tǒng)的連接 。 amp。 端 口 譯碼電路 A2 A1 A0 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC 總 線 59 1． 根據(jù)電路先確定與使能控制連接的信號 ： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR為 0 2．再分析與選擇控制 C、 B、 A 相連的各引腳 3． 最后綜合所有地址信號的取值 ， 得出結(jié)論 分析方法： 外部連線可變 ， 而 74LS138芯片的工作原理不變 。 A5 A4 A3 C B A 0 0 0 Y0 0 0 1 Y1 0 1 0 Y2 0 1 1 Y3 1 0 0 Y4 1 0 1 Y5 1 1 0 Y6 1 1 1 Y7 分析： 66 使能控制 選擇控制 未參與A 9 A8 A 7 A6 A 5 A4 A 3 A 2 A1 A 0有效地址范圍與輸出端的關(guān)系1 0 0 0 0 0 0 0 0 0 ~ 1 1 1 2