視覺芯片材料可行性論證(編輯修改稿)
2025-07-07 22:20 本頁面
【文章內(nèi)容簡介】 on Core， CC）以及一個(gè) MPU 微處理器。傳感器緩存用于存儲(chǔ)來自圖像傳感器的數(shù)據(jù)，以便于處理器多次訪問。程序緩存中存儲(chǔ)了用于視覺處理的算法程序。網(wǎng)絡(luò)接口用于與 PC 通信。 4 個(gè)計(jì)算核心為 HERO 架構(gòu)提供了主要的計(jì)算性能并且可以實(shí)現(xiàn)多指令多數(shù)據(jù)（ Multiple Instruction Multiple Data，MIMD）工作。根據(jù) MPU 的控制指令，四個(gè)計(jì)算核心之間可以進(jìn)行相同或者完全不同的操作。 圖 項(xiàng)目擬采用的視覺芯片架構(gòu) 計(jì)算核心如圖 所示 ， 由一個(gè)主要處理器（ Main Processor, MP）和三個(gè)虛擬處理器（ Virtual Processor， VP）組成。它們都由塊處理單元（ Patch Processing Unit, PPU）、 32 個(gè)車道組成的車道陣列（ Lane Array， LA）以及 16 32 個(gè) PE 組成的 PE 子陣列（ Processing Element Sub Array, PESA）。如圖中所示，每個(gè) Lane 電路中包含了 16 個(gè) PE 處理單元， 32 個(gè) Lane 中所有 PE 共同組成了 16 32 的子 PE。兩個(gè)相鄰的 PE 子陣列構(gòu)成了 32 32 的 PE 陣列。 MP 中的 PPU 不僅包含了解碼器、寄存器組、邏輯運(yùn)算單元（ ALU）、數(shù)據(jù)存儲(chǔ)器（ MEM）還集成了一個(gè)指令緩存和程序計(jì)數(shù)器（ Program Counter， PC）用于取值和程序計(jì)數(shù)。同一個(gè)計(jì)算核心中只有 MP 中的 PPU 具有取指令能力， VP 中的 PPU 執(zhí)行和它相同的程序。由于 PPU 具有獨(dú)立的寄存器組，因此雖然它們執(zhí)行的指令一樣， 但是所操作的數(shù)據(jù)卻完全不同。 圖 視覺芯片的計(jì)算核心 圖 為視覺芯片的 中主處理器示意圖，其中 PPU 采用了五級流水的 MIPS 處理器架構(gòu)，包含取值（ Instruction Fetch， IF）、指令解碼（ Instruction Decode，ID）、執(zhí)行（ Execution， EXE）、存儲(chǔ)器周期（ Memory， Mem） 以及寫回（ Write Back， WB）五個(gè)流水級。 PPU 支持大部分 MIPS 指令。車道陣列由 32 個(gè)一維局域相連的 Lane 組成，其執(zhí)行的指令由 PPU 指令解 碼獲得。 PE 陣列可以完成圖像濾波、形態(tài)學(xué)、特征生成等算法并且可以訪問 PPU 的數(shù)據(jù)存 儲(chǔ)器。 PE 陣列所執(zhí)行的指令也是由 PPU 指令解碼后獲得的。 如圖 所示，該視覺芯片 架構(gòu)可完成的不同粒度的處理，其中包括像素級并行處理，塊并行處理，以及分布式并行處理。通過時(shí)分復(fù)用，像素級并行處理和分布式并行處理使用相同的硬件來完成， PPU 處理器主要用于完成塊級并行處理中所需的大量程序控制以及復(fù)雜計(jì)算。 PE， Lane 和 PPU 之間共享存儲(chǔ)空間，MPU 主要用于系統(tǒng)管理。與先前報(bào)道的視覺芯片類似， 項(xiàng)目提出的結(jié)構(gòu) 可以完成完成像素級并行處理。這種二維并行處理方式在完成 2D 圖像濾波、背景減除、FAST、 SIFT 特征點(diǎn) ]、 LBP 算子等算法時(shí)體現(xiàn)出強(qiáng)大的性能。這些算法在很多的檢測、識別應(yīng)用中極為重要。如果它們在并行度較低的通用處理器上實(shí)現(xiàn)的話會(huì)消耗相對較長的時(shí)間。通過使用大量并行（ Massively Parallel）的二維陣列，可以大大減少處理此類算 法的時(shí)間。 塊并行處理時(shí)，需要執(zhí)行包括方向判斷（ Orientation Assignment），局部特征提取，塊匹配（ Block Matching）以及直方圖統(tǒng)計(jì)等多種復(fù)雜運(yùn)算，因此需要更高的靈活性和復(fù)雜度。 在架構(gòu)中，我們基于 MIPS 處理器架構(gòu)設(shè)計(jì)了更加具有可編程性的 PPU 處理器。在像素級并行處理和塊并行處理之間存在如圖 ：塊處理是在像素級并行處理的結(jié)果之上進(jìn)行的，所處理的圖像為局部圖像塊， 有利于計(jì)算圖像的局部特征。 局部特征在計(jì)算機(jī)視覺中扮演著重要角色，局部特征主要是指圖像局部某種統(tǒng)計(jì)特征，一般是在圖像局部塊中通過提 取直方圖等操作來完成。本架構(gòu)中 的 PEPPU 對應(yīng)關(guān)系就是為了提高視覺芯片局部特征描述能力而提出來的。 PPU 和 PE 陣列共享存儲(chǔ)器，這也就意味著在 PE 陣列完成了像素級并行處理之后， PPU 就可以 訪問 PE 陣列中所對應(yīng)的圖像塊而進(jìn)行局部特征構(gòu)建，這樣的設(shè)計(jì)消除了以往視覺芯片中 PERP 設(shè)計(jì)存在的數(shù)據(jù)傳輸瓶頸。 圖 視覺芯片的中央處理器 圖 視覺芯片的多粒度圖像處理 2. 新型視覺芯片架構(gòu)特點(diǎn) 塊并行處理 ： 先前報(bào)道的視覺芯片架構(gòu)是難以實(shí)現(xiàn)圖像塊并行處理的， 在新的 架構(gòu)中，每個(gè) PPU 和 16 32 個(gè) PE 形成緊密耦合，在這些 PE 完成圖像塊的處理后， PPU 可以立即通過共享存儲(chǔ)器對圖像塊進(jìn)行訪問。所有 PPU 可工作于 SIMD 模式下，也就是通過同時(shí)對所有圖像塊進(jìn)行處理來實(shí)現(xiàn)塊并 行。圖 （ a）比較了串行與塊并行兩種處理的不同。在串行處理模式下，圖像塊按順序被處理，算法必須遍歷整個(gè)圖像中所有的圖像塊，因此完成算法的時(shí)間與圖像塊的數(shù)目成正比。在塊并行的處理模式下，所有的圖像塊被同時(shí)處理，算法只需要被執(zhí)行一次就結(jié)束了對整個(gè)圖像的處理，而該過程實(shí)現(xiàn)了于并行處理圖像塊數(shù)目相同的加速比。進(jìn)一步的，在檢測和識別任務(wù)中，相鄰圖像塊之間往往要求有一定的交疊以保證任何位置的特征都能被檢測到，如圖 （ b）中所示，倆相鄰的塊之間存在 dx 像素的交疊。在 本 架構(gòu)中，借助 PE 之間的數(shù)據(jù)移動(dòng)能力，可以高 效的實(shí)現(xiàn)塊交疊處理。只需要數(shù)個(gè)時(shí)鐘周期，我們就能實(shí)現(xiàn)所有圖像塊中的數(shù)據(jù)移動(dòng) dx 像素。然后，我們在新的圖像塊中重新執(zhí)行算法。 圖 塊串行處理與塊并行處理的比較 分布式并行分類 ： 分類是圖像處理與計(jì)算機(jī)視覺中的最為重要的問題之一，兼具高正確分類率和高性能的分類器實(shí)現(xiàn)對視覺系統(tǒng)至關(guān)重要。 我們提出的 架構(gòu)可以通過分布式并行的方式實(shí)現(xiàn)快速準(zhǔn)確的分類。硬件專用分類器往往消耗可觀的面積， 而在本 架構(gòu)中， AdaBoost 和 SOM 神經(jīng)網(wǎng)絡(luò)分類器在沒用使用任何額外硬件的情況下即可實(shí)現(xiàn)。 AdaBoost 和 SOM 神經(jīng)網(wǎng)絡(luò)可以在不同的場景中使用。如果需要進(jìn)行準(zhǔn)確的正負(fù)類別分類，架構(gòu)可以使用 AdaBoost 分類器，而 SOM
高考資料相關(guān)推薦
鄂ICP備17016276號-1