hdb3編碼器的設(shè)計(jì)(編輯修改稿)
2025-04-08 17:58 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ra 的片上可編程系統(tǒng)（ SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。 Maxplus II 作為 Altera 的上一代 PLD 設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前 Altera 已經(jīng)停止了對(duì) Maxplus II 的更新支持， Quartus II 與之相比不僅僅是支持器件類(lèi)型的豐富和圖形界面的改變。 Altera 在 Quartus II 中包含了許多諸如 SignalTap II、Chip Editor 和 RTL Viewer 的設(shè)計(jì)輔助工具，集成了 SOPC 和 HardCopy 設(shè)計(jì)流程，并且繼承了 Maxplus II 友好的圖形界面及簡(jiǎn)便的使用方法。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 整體系統(tǒng)實(shí)現(xiàn)方法 HDB3 碼編碼器模型如圖 3 所示： 6 整個(gè) HDB3 編碼器主要包含 3 個(gè)功能部分：插“ V”、插“ B”和單極性碼轉(zhuǎn)變成雙極性碼。各部分之間采用同步時(shí)鐘作用，并且?guī)в幸粋€(gè)異步的復(fù)位（清零）端口。下面將詳細(xì)介紹各個(gè)部分的設(shè)計(jì)流程。 除以上 3 個(gè)編碼功能模塊外，還有頂層主函數(shù)模塊（包含分頻）及信號(hào)產(chǎn)生模塊（本程序選用 m 序列），在此不再贅述，詳見(jiàn)附錄源程序。 插 “ V” 模塊的實(shí)現(xiàn) 插“ V”模塊的功能實(shí)際上就是對(duì)消息代碼里的四連 0 串的檢測(cè)即當(dāng)出現(xiàn)四個(gè)連 0 串的時(shí)候，把第四個(gè)“ 0”變換成為符號(hào)“ V”（“ V”可以是邏輯“ 1” —— 高電平），而在其他情況下，則保持消息代碼的原樣輸出。同時(shí)為了減少后面工作的麻煩，在進(jìn)行插“ V”時(shí)，用“ 11”標(biāo)識(shí)它，“ 1”用“ 01”標(biāo)識(shí)，“ 0”用“ 00”標(biāo)識(shí)。 插“ V”符號(hào)的設(shè)計(jì)思想很簡(jiǎn)單：首先判斷輸入的代碼是什么（用一個(gè)條件語(yǔ)句判斷），如果輸入的是“ 0”碼，則接著判斷這是第幾個(gè)“ 0”碼，則把這一位碼元變換成為“ V”碼。在其他條件下，讓原代碼照常輸出。 插“ V”模塊的程序框圖如圖 4 所示。 HDB3碼 代碼輸入 輸輸入 插“ V” 插“ B” 單 / 雙極性變換 圖 3 HDB3 碼編碼器模型 7 插 “ B” 模塊的實(shí)現(xiàn) 插“ B”模塊的功能是保證附加“ V”符號(hào)后的序列不破壞“極性交替反轉(zhuǎn)”造成的無(wú)直流特性，即當(dāng)相鄰“ V”符號(hào)之間有偶數(shù)個(gè)非 0 符號(hào)的時(shí)候，把后一小段的第 1 個(gè)“ 0”變換成一個(gè)非破壞符號(hào) —— “ B”符號(hào)。 插“ B”模塊的程序框圖如圖 5。 圖 4 插“ V”模塊的程序框圖 8 單雙極性變換 模塊的實(shí)現(xiàn) 根據(jù) HDB3 的編碼規(guī)則，我們可以知道，“ V”的極性是正負(fù)交替的，余下的“ 1”和“ B”看成一體且是正負(fù)交替的，同時(shí)滿(mǎn)足“ V”的極性與前面的非零碼極性一致。由此我們可以將其分別進(jìn)行極性變換來(lái)實(shí)現(xiàn)。從前面的程序知道，“ V”、“ B”、“ 1”已經(jīng)分別用雙相碼“ 11”、“ 10”、“ 01”標(biāo)識(shí)，“ 0”用“ 00”標(biāo)識(shí)，所以通過(guò)以下的程序可以很容易實(shí)現(xiàn)。如下圖 6 為實(shí)現(xiàn)極性變換功能的流程圖。 圖 5 插“ B”模塊的程序框圖 9 “ 01”：標(biāo)識(shí)為 +1； “ 11”：標(biāo)識(shí)為 1； “ B”符號(hào)的極性與前一非零符號(hào)相反，“ V”極性符號(hào)與前一非零符號(hào)一致。因此將“ V”單獨(dú)拿出來(lái)進(jìn)行極性變換（由前面已知“ V”已經(jīng)由“ 11”標(biāo)識(shí)，所以很好與其他的代碼區(qū)別），余下的“ 1”和“ B”看成一體進(jìn)行正負(fù)交替，這樣就完成了 HDB3 的編碼。 圖 6 實(shí)現(xiàn)極性變換功能的流程圖 10 三、 實(shí)驗(yàn)結(jié)果及討論 經(jīng)過(guò)多次的排查和修改 ，以及總結(jié)，使用編譯器編譯，編譯器提示編譯文件正確，再下載到 EPM240T100C5 芯片中進(jìn)行調(diào)試，示波器顯示波形與仿真波形一致，達(dá)到了本次課設(shè)設(shè)計(jì)的目標(biāo)。 Quartus Ⅱ 軟件仿真波形如下 圖 7： 輸出為 4位，高 2位為符號(hào)位（ 01=+1 11=1 00=0），低 2位為數(shù)值位（ 00=0 01=1 11=v 10=B） 上圖中 code_out 是十進(jìn)制顯示，例如“ 7”，即“ 0111”，實(shí)則“ +V”。 圖 7 系統(tǒng)仿真波形圖 11 四、 心得體會(huì) 分頻的時(shí)候分的盡量大一些，我們的是 2 的 8 次方分頻，導(dǎo)致的結(jié)果是仿真的時(shí)候需要設(shè)定很大的時(shí)間，也就導(dǎo)致了仿真時(shí)間的加長(zhǎng)。 此次 專(zhuān)業(yè)綜合 課程設(shè)計(jì)，讓我受益匪淺。課設(shè)之初，我們認(rèn)真查找、學(xué)習(xí)了關(guān)于 HDB3編譯碼和 Quartus Ⅱ 軟件 的資料和文獻(xiàn)作為課程設(shè)計(jì)的知識(shí)儲(chǔ)備。經(jīng)過(guò) 自己 的努力， 在老師耐心細(xì)致的指導(dǎo) 和同學(xué)的幫助下，我順利完成了課程設(shè)計(jì)，也掌握了專(zhuān)業(yè)綜合 系統(tǒng)設(shè)計(jì)的基本方法，達(dá)到了預(yù)期的目的。 本次課程設(shè)計(jì)是為了培養(yǎng)我們的動(dòng)手能力，學(xué)好專(zhuān)業(yè)知識(shí) ，光滿(mǎn)足于課本是不夠的。正所謂“紙上得來(lái)終覺(jué)淺，絕知此事要躬行”，實(shí) 踐才能
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1