【文章內(nèi)容簡介】 、 1553B 的歷史發(fā)展與應用 MILSTD1553B是一種在航空電子系統(tǒng)中廣泛運用的總線協(xié)議，它的全稱是飛機內(nèi)部時分命令多路響應數(shù)據(jù)總線，它的發(fā)展可以追溯到 1968年。美國政府軍事部門經(jīng)過三年的修訂，于 1973年 8月公布了 MILSTD1553，這個內(nèi)部標準的第一個使用者就是 F16戰(zhàn)斗機。而美國國防部 1975年 4月 30日所發(fā)布的 MILSTD1553A就是在此基礎上不斷發(fā)展衍變而來，并為 F16戰(zhàn)斗機和 AH64A Apache直升機所首先運用。在此之后，通過一系列現(xiàn)實操作所積累起來的經(jīng)驗，在 1553A的基礎上， SAE又加入了許多定義和額外的應用能力于其中，這就是 1553B標準協(xié)議，它于 1978年 9月 21日由 SAE公布，一直沿用至今。不過 1553B也在不斷進行著一些改動。為了將該標準僅僅應用于空軍系統(tǒng)， 1980年美國空軍曾經(jīng)對 1553B標準的應用選擇實施了諸多限制，但是工業(yè)界卻普遍認為這樣的做法大大低估了 1553B的應用能力，它應該擁有更廣泛的使用權(quán)限。 現(xiàn)在的 MILSTD1553B 在軍用航空電子系統(tǒng)中應用范圍非常廣泛，比如衛(wèi)星通信系統(tǒng)、國際空間站的空間地址探尋、大規(guī)模交通控制、航空燃料補給等等，甚至包括在了一系列的 發(fā)射器和服務器中，比如飛行器和發(fā)射器的基本接口。除此以外，海軍的艦艇、潛水艇、陸軍的直升機和坦克，這些都用到了 1553B 總線協(xié)議；對商業(yè)領(lǐng)域來說，地鐵、產(chǎn)品制造生產(chǎn)線也已運用到了該標準協(xié)議。 二、 1553B數(shù)據(jù)總線規(guī)則 1553B 總線上的信息是以消息 (Message)的形式調(diào)制成曼徹斯特碼進行傳輸?shù)?。每條消息最長由 32 個字組成，所有的字分為三類 :命令字、數(shù)據(jù)字和狀態(tài)字。每類字的長度為 20 位，有效信息位是 16位，每個字的前 3位為單字的同步字頭，而最后 1 位是奇偶校驗位。有效信息 (16 位 )及奇偶校驗位在總線 上以曼徹斯特碼的形式進行傳輸，傳輸一位的時間為 1 S(即碼速率為 1MHz)。同步字頭占 3位，先正后負為命令字和狀態(tài)字，先負后正為數(shù)據(jù)字。在這三種類型的字中，命令字位于每條消 9 息的起始部分，其內(nèi)容規(guī)定了該次傳輸?shù)木唧w要求。 1553B 總線曼徹斯特碼編碼器的主要功能就是把來自外部的并行二進制數(shù)據(jù)轉(zhuǎn)化為 1553B 總線上傳輸?shù)拇行畔?，并且對這些串行數(shù)據(jù)進行曼徹斯特碼編碼，再加上同步頭和奇偶校驗碼，使之成為能夠以 1553B 總線協(xié)議所要求的格式在總線中傳輸?shù)臄?shù)據(jù)。 前三位同步字頭 中 間 16位數(shù)據(jù)位 最后第 20位奇偶校驗位 圖 1553B的數(shù)據(jù)格式 三、 1553B 總線的傳輸 1553B 總線能掛 31 個遠置終端， 1553B 總線采用指令 /響應型通信協(xié)議，它有三種終端類型：總線控制器（ BC）、遠程終端（ RT）和總線監(jiān)視器（ BM）；信息 格式有 BC 到 RT、 RT 到 BC、 RT到 RT、廣播方式和系統(tǒng)控制方式；傳輸媒介為屏蔽雙絞線， 1553B 總線耦合方式有直接耦合和變壓器耦合； 1553B 總線為多冗余度總線型拓撲結(jié)構(gòu)，具有雙向傳輸特性，其傳輸速度為 1Mbps 傳輸方式為半雙工方式，采用曼徹斯特碼進行編碼傳輸。采用這種編碼方式是因為適用于變壓器耦合，由于直接耦合不利于終端故障隔離，會因為一個終端故障而造成整個總線網(wǎng)絡的完全癱瘓，所以其協(xié)議中明確指出不推薦使用直接耦合方式。 狀態(tài)字只能由 RT發(fā)出，它的內(nèi)容代表 RT 對 BC 發(fā)出的有效命令的反饋。 BC 可以根據(jù)狀態(tài) 字的內(nèi)容來決定下一步采取什么樣的操作。數(shù)據(jù)字既可以由 BC 傳輸?shù)侥?RT，也可以從某 RT傳輸至 BC，或者從某 RT 傳輸?shù)搅硪?RT，它的內(nèi)容代表傳輸?shù)臄?shù)據(jù)。 1553B 總線上消息傳輸?shù)倪^程是 :總線控制器向某一終端發(fā)布一個接收 /發(fā)送指令，終端在給定的響應時間范圍內(nèi)發(fā)回一個狀態(tài)字并執(zhí)行消息的接收 /發(fā)送。 BC 通過驗收 RT 回答的狀態(tài)字來檢驗傳輸是否成功并做后續(xù)的操作。消息是構(gòu)成 1553B總線通訊的基本單位，如果需要完成一定的功能，就要將多個消息組織起來，形成一個新的結(jié)構(gòu)叫做幀 (Frame)。完成一個消息的時間稱為消息時間 ，兩個消息之間的間隔稱為消息間隔時間，完成一個幀的時間稱為幀時間。在實際應用中這三種時間都是可以通過編程設置的。 02 位 中間 318位數(shù)據(jù)位 19位 10 曼徹斯特編碼原理 曼徹斯特編碼 ， 也叫做相位編碼 (PE)，是一個同步時鐘編碼技術(shù)，被物理層使用來編碼一個同步位流的時鐘和數(shù)據(jù)。在曼徹斯特編碼中，用電壓跳變的相位不同來區(qū)分 1 和 0，即用正的電壓跳變表示 0，用負的電壓跳變表示 1。因此，這種編碼也稱為相應編碼。由于跳變都發(fā)生在每一個碼元的中間，接收端可以方便地利用它作為位同步時鐘，這種編碼也稱為自同步編碼。 曼徹斯特編碼電平跳變的規(guī)則是：低電 平的中間時刻跳變表示‘ 0’，用高電平中間時刻的跳變表示‘ 1’，如下圖 。 因而 這樣 防止 時鐘同步 的丟失，或來自低頻率位移在貧乏補償?shù)哪M鏈接位錯誤。在這個技術(shù)下，實際上的二進制數(shù)據(jù)被傳輸通過這個電纜，不是作為一個序列的邏輯 1或 0 來發(fā)送的 。它具有自同步能力和良好的抗干擾性能。但每一個碼元都被調(diào)成兩個電平，所以數(shù)據(jù)傳輸速率 只有調(diào)制速率的 1/2。 圖 曼徹斯特編碼 下面是一段數(shù)據(jù)串行信號 1000100111，在上圖中可以看出曼徹斯特編碼信號的跳變都發(fā)生在中間時刻，它按照曼徹斯特的 編碼規(guī)則，可以表示 1001100111。如 下圖 所示。 圖 信號的曼徹斯特編碼 上跳為‘ 0’ 下跳為‘ 1’ 11 發(fā)送數(shù)據(jù)命令 檢 查 周 期 4 系統(tǒng)總體設計 系統(tǒng)設計要求 本課題的設計要求和技術(shù)指標： 1． MILSTD1553B 總線上的數(shù)據(jù)以雙相曼徹斯特編碼的方式傳輸。 2．編碼器把來自外部的并行二進制數(shù)據(jù)轉(zhuǎn)化為串行信息。 3. 對串行數(shù)據(jù)進行曼徹斯特碼編碼，再加上同步頭和奇偶效驗位。 4. 能夠以 1553B 總線協(xié)議所要求的格式在總線中進行 傳輸。 本畢設畢業(yè)圓滿的完成了上述任務。 系統(tǒng) 設計思路 根據(jù)系統(tǒng)的設計要求，需要解決外部數(shù)據(jù)的并串轉(zhuǎn)換和數(shù)據(jù)編碼問題，而曼徹斯特編碼器是本文的設計重點，思路如下： 在每個周期的開頭加同步字頭 ,數(shù)據(jù)輸入時，輸入時間將持續(xù) 16個編碼周期，若輸入的數(shù)據(jù)信元為“ 1”，編碼就通過輸出一個下降沿來表示，當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù)據(jù)信元進行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“ 1”的個數(shù)為奇數(shù)，編碼器輸出一個上跳變電平，反之若數(shù)據(jù)信元中“ 1”的個數(shù)為偶數(shù)則輸出一個下跳變電平，如圖 。 圖 編碼器設計思路 生成同步字頭 碼 型 轉(zhuǎn)換 移位及奇偶校驗 12 系統(tǒng)數(shù)據(jù)輸出端 并行數(shù)據(jù)輸入 系統(tǒng)設計框圖 根據(jù)上述系統(tǒng)的設計要求，系統(tǒng)主要由兩大模塊組成：并串轉(zhuǎn)換器、曼徹斯特編碼器。在系統(tǒng)外部由 16 位并行信號線供給，經(jīng)過系統(tǒng)的兩個模塊后輸出曼徹斯特編碼信號。在信號的編碼方面本設計經(jīng)過很多次修改，編碼沒有信號的丟失，并且奇偶校驗位的數(shù)據(jù)匹配，完全滿足系統(tǒng)設計的四點要求 ,系統(tǒng)框圖如 所示。 圖 系統(tǒng)原理框圖 FPGA系統(tǒng) 并串轉(zhuǎn)換模 塊 曼徹斯特編 碼 13 是 否 是 否 是 是 5 系統(tǒng)模塊設計 并串轉(zhuǎn)換器的設計 串并轉(zhuǎn)換主要工作是將 16位并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。它主要由時鐘信號、轉(zhuǎn)換使能信號控制。當 sl信號高電平時就開始輸出當前十六位并行數(shù)據(jù)。它的流程圖如圖 。 圖 并串轉(zhuǎn)換流程圖 程序代碼如下： library ieee。 use 。 use 。 use 。 entity p_to_s is port(sl,clkl:in std_logic。 datain:in std_logic_vector(15 downto 0)。 q:out std_logic)。 end p_to_s。 開始 判斷 Sl由低變高電平 儲存當前輸入數(shù)據(jù) 移位 否 移 16 位完成 判斷 結(jié)束 判斷結(jié)束 結(jié)束 否 14 architecture behav of p_to_s is signal tmpreg:std_logic_vector(15 downto 0)。 begin q=tmpreg(15)。 process(sl,clkl) begin if(clkl39。event and clkl=39。139。)then if(sl=39。039。)then tmpreg=datain。 else for i in 15 downto 1 loop tmpreg(i)=tmpreg(i1)。 end loop。 tmpreg(0)=39。039。 end if。 end if。 end process。 end behav。 在 quartusⅡ中生成相應的并串轉(zhuǎn)換模塊如圖 所示。端口有時鐘信號、并串轉(zhuǎn)換使能信號、 16 位并行數(shù)據(jù)輸入端和一位串行數(shù)據(jù)輸出端。 圖 并串轉(zhuǎn)換器圖 曼徹斯特編碼器設計 曼碼編碼過程可分為三部分： 1)檢測編碼周期是否開始，產(chǎn)生同步字頭； 2)進行輸入數(shù)據(jù)的曼徹斯特編碼 3)產(chǎn)生奇偶校驗位并對其進行編碼，編碼周期結(jié)束。 編碼器的設計流程如圖 所示： 當使能信號為高電平時，編碼周期開始， 15 39。139。 奇數(shù) 39。039。 39。139。 是 否 當 同步選擇信號 SS 為“ 1”，輸出信號為命令同步，若為“ 0”，表示輸出信號為數(shù)據(jù)同步，當輸入數(shù)據(jù)使能信號 send 為“ 1”時，表明允許數(shù)據(jù)輸入，輸入時間將 持續(xù) 16 個編碼周期 ，若輸入的數(shù)據(jù)信元 din 為“ 1”，編碼就通過輸 出一個下降沿來表示， 當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù)據(jù)