hdb3編碼器的設(shè)計(jì)(參考版)
2025-03-07 17:58本頁面
【正文】 polarity p(.clk(clk128),.code_in(code_B_out),.code_out(code_out))。 insert_v v(.clk(clk128),.code_in(code_r_out),.code_out(code_v_out))。 wire [1:0] code_v_out,code_B_out。 end output [3:0] code_out。 always (posedge clk) begin temp = temp + 1。 reg clk128。 end endmodule //主模塊 module top(clk,code_out)。 m[5] = m[1] ^ m[0] 。b100000。 reg[5:0] m。 output code_r_out。 end endmodule //偽隨機(jī)序列發(fā)生模塊 module random (clk, code_r_out)。 end end else code_out=39。b11,code_in}。 flag=0。b10) //輸入為 1 或 B 碼時， flag3 取反，即極性改變 begin if(flag==1) begin code_out={239。 end else if(code_in==39。 else code_out={239。b11) //輸入為 V 時， flag 不變，即極性不變 begin if(flag==1) code_out={239。b00,code_in}。 //判斷是否需要極 性轉(zhuǎn)換 always(posedge clk) begin if(code_in==39。 //輸出為 4 位，高兩位表示極性 15 reg [3:0] code_out。 input [1:0] code_in。 end endmodule //單雙極性變換模塊： 01=+1 11=1 00=0 module polarity(clk,code_in,code_out)。 end end end else code_out=39。 //1 的個數(shù)為偶數(shù)，輸出 B，否則輸出不變 else begin count=0。 end else begin //之前出現(xiàn)了 000V，判斷出現(xiàn) 1 的奇偶性 if(count==0) code_out=39。b11) //輸入為 V begin if(firstV==0) //判斷之前是否出現(xiàn)了 000V begin firstV=1。 code_out=s3。 else if(code_in==39。 if(code_in==39。 //每次在時鐘上升沿的時候以為移位寄存器移一位 s2=s1。 //移位寄存器 reg firstV=0。 reg count=0。 //B 模塊的輸入為 V 模塊的輸出 output [1:0] code_out。 input clk。b00。 count=0。 end else if(code_in==1) begin code_out=39。 end else code_out=39。b11。 //記錄 0 的個數(shù) always(posedge clk) begin if(code_in==0) begin count=count+1。 reg [1:0]
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1