【正文】 環(huán)路鎖定時(shí)的各點(diǎn)工作波形如圖 403 所示。此時(shí)鑒相器 PDⅡ輸出端（引腳 13） 為低電平，鎖定指示輸出（引腳 1）為高電平，鑒相器 PDⅠ輸出（引腳 2）為低電平， PDⅠ輸出和鎖定指示輸出經(jīng)或非門 U2： A（ 74LS32）和 U3： A（ 74LS04）后輸出為低電平，再經(jīng)積分電路和非門 U3：B（ 74LS04）輸出為高電平。因此電路設(shè)計(jì)應(yīng)在滿足捕捉時(shí)間前提下，盡量減小環(huán)路低通濾波器的帶寬。 R C3構(gòu)成外接低通濾波器，其參數(shù)選擇要滿足環(huán)路性能指標(biāo)的要求。 壓控振蕩器的 中心頻率設(shè)計(jì)在 32KHz。 圖 41 FSK 解調(diào)電路原理框圖 武漢理工大學(xué)課程設(shè)計(jì) 45 圖 42 FSK 解調(diào)電路電原理圖 FSK鎖相環(huán)解調(diào)器中的集成鎖相環(huán)選用了 MC14046。 解調(diào)器框圖如圖 401 所示。所以得到了越來(lái)廣泛的應(yīng)用。并試 著重新再布線，以改進(jìn)總體效果。自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、 導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前， 可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行， 以免產(chǎn)生反射干擾。 在 PCB 設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的， 在整個(gè) PCB 中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作 量最大。 圖 38 檢波器改進(jìn)電路之一 cmiL LRL UrR RU 2??cmiL Lacm UrR RmU 2)1( ???LLiLia RRrR rm ~22 ???武漢理工大學(xué)課程設(shè)計(jì) 42 圖 39 晶體二極管檢波電路電原理圖 原理圖的繪制 根據(jù)電路圖，新建一個(gè)原理圖工程并保存，然后搜索出要用的元件，并布置好，最好進(jìn)行連線，然后對(duì)元器件進(jìn)行編號(hào)以 及封裝，完成好的原理圖的繪制如圖 31 所示。通常取 RL1/RL2=~，圖 158 中 C2是為進(jìn)一步提高濾波能力而加的，常選 C2=C1。當(dāng)?shù)头泡斎胱杩馆^低，對(duì)調(diào)制指數(shù)較大的信號(hào)難以滿足（ 153）時(shí)，解決辦法有兩個(gè)：一是將 RL分成 RL1 和 RL2， ri2通過(guò) Cc并接在 RL2 兩端，如圖 158 所示。為避免負(fù)峰切割失真，應(yīng)滿足 （ 152） 即 （ 153） 上式中22~iLiLL rR rRR ?? 是檢波器的低頻交流負(fù)載， RL 為直流負(fù)載。由于 Cc容 量較大，在音頻的一個(gè)周期內(nèi) 認(rèn)為其兩端的直流電壓 Uc近似不變，可看成一直流電 源。作為檢波電路的負(fù)載，除了電阻 RL 外，還有下一級(jí)輸入電阻 ri2 通過(guò)耦合電容 Cc與電阻 RL并聯(lián)，如圖 156 所示。 進(jìn)一步分析表明，避免產(chǎn)生惰性失真的條件為 RLC≤ （ 151） 應(yīng)當(dāng)注意的是在多頻調(diào)制的情況下，上式中Ω應(yīng)取調(diào)制信號(hào)的最高頻率分量值Ω max。 圖 35 惰性失真 由圖可見，在 t1~t2 時(shí)間內(nèi)，因 o s u u ? ，二極管總是處于截止?fàn)顟B(tài)。 1． 惰性失真（對(duì)角切割失真） 這種失真是由于檢波負(fù)載 RLC 取值過(guò)大而造成的。如此反復(fù)，直到在一個(gè)高頻周期內(nèi)電容充電電荷等于放電電荷，即達(dá)到動(dòng)態(tài)平衡時(shí)， ou 便在平均值 avU 上下按載波角頻率 c? 作鋸齒狀等幅波動(dòng)，只要 maxc ???? ，并且電容 C放電速度能跟得上包絡(luò)變化速度，那么檢波器輸出電壓就能跟隨調(diào)幅波的包絡(luò)線變化，如圖 154所示。這個(gè)電壓建立后通過(guò)信號(hào)源電路，又反向加到二極管兩端，這時(shí)二極管上的電壓為 o s uu ? ，當(dāng) su 由最大位下降到 ou 時(shí)，二極管截止，電容 C將通過(guò) RL放電，由于放電時(shí)間常數(shù) RLC 遠(yuǎn)大于高頻電壓的周期，故放電很慢。一般要求輸入信號(hào)的幅度為 ，所以二極管處于大信號(hào)（開關(guān)）工作狀態(tài)，故又稱為大信號(hào)檢波器。 二極管峰值包絡(luò)檢波電路主要的形式為二極管串聯(lián)型，如圖 153 所示。 雖然圖 151 所示的電路在原理上適用于 AM、 DSB、 SSB 信號(hào)的解調(diào)，但對(duì) AM 信號(hào)而言，因?yàn)槠漭d波分量未被抑制， 不必另外加相干載波信號(hào)，而可以直接利用非線性器件的頻率變換作用解調(diào)（例如二極管檢波），這種解調(diào)稱為包絡(luò)檢波，也可稱為非同步檢波或非相干解調(diào)。另外，應(yīng)注意用于解調(diào)的相干載波信號(hào)必須與所收到的調(diào)幅波載波嚴(yán)格同步，即保持同頻同相，否則會(huì)影響檢波性能。 圖 31 幅度解調(diào)的電路模型 圖 32 幅度解調(diào)中的頻譜搬移 圖 152 所示為頻譜搬移過(guò)程，其中（ a）圖為輸入調(diào)幅信號(hào)的頻譜（設(shè)為 AM 信號(hào)），（ b）圖為解調(diào)輸出信號(hào)的頻譜。檢波作為調(diào)幅的逆過(guò)程，必然是再次利用相乘器或非線性器件，將調(diào)制信號(hào)頻譜從載波頻率附近搬回到原來(lái)位置，并通過(guò)低通濾波器提取所需要的信號(hào)。 圖 210 武漢理工大學(xué)課程設(shè)計(jì) 39 3 AMDEM2 的 PCB 繪制 設(shè)計(jì) 原理 （一）二極管峰值包絡(luò)檢波 從實(shí)驗(yàn)三可知，調(diào)幅信號(hào)的解調(diào)就是從調(diào)幅信號(hào)中恢復(fù)出低頻信號(hào)的過(guò)程，又稱為檢波，它是調(diào)幅的逆過(guò)程。 圖 29 （ 3）定時(shí)恢復(fù)電路如圖 210 所示。 武漢理工大學(xué)課程設(shè)計(jì) 38 圖 28 （ 2） 判決電路的仿真波形 如圖 29所示。在仿真結(jié)果中可以看到，從傳輸線來(lái)的 HDB3 碼加入電路經(jīng)過(guò)變壓器以及由二極管構(gòu)成的整流電路，將雙極性脈沖分成兩路單極性脈沖。經(jīng)整流恢復(fù)出的位定時(shí)信號(hào)用于信碼再生電路，使兩者同步。若信號(hào)為雙極性并且兩極性波形等概率出現(xiàn)時(shí) P=1P， G1(f)=G2(f)， 則在 Ps(w)的表達(dá)式中后兩項(xiàng)為 0，沒有離散譜存在，這對(duì)于位定時(shí)恢復(fù)是不利的。破壞點(diǎn) 檢測(cè)與去除取代節(jié)電路一起完成信碼再生功能。本電路在 V脈沖出現(xiàn)的時(shí)刻有輸出脈沖。 （ 3）破壞點(diǎn)檢測(cè)電路 本電路輸入 H+和 H兩個(gè)脈沖序列。 （ 2）判決電路 本電路選用合 適的判決電平以去除信碼經(jīng)信道傳輸之后引入的干擾信號(hào)。 HDB3 譯碼的原理框圖如圖 21所示。 測(cè)試結(jié)果與分析 2 HDB33 電路仿真（ Multisim） 電路原理 從 HDB3 編碼原理可知信碼的 V脈沖總是與前一個(gè)非零脈沖同極性。 圖 387 發(fā)射機(jī)頻率測(cè)量方框圖 (2) 重復(fù) (1)，測(cè)出被測(cè)發(fā)射機(jī)在 20 個(gè)頻道上的發(fā)射信號(hào)頻率，并觀察其波形變化。按步進(jìn) (UP)鍵選擇某一頻道。 經(jīng)設(shè)計(jì)及實(shí)際調(diào)整最后確定的環(huán)路濾波器元件值如圖 386 所示。 PD輸出離 散的誤差電流至形成模擬控制電壓的延時(shí)，對(duì)應(yīng)頻域里的相位滯后； C2形成的附加低通濾波器及 R3C3第二附加低通濾波器也引入相位滯后，都會(huì)減小環(huán)路相位余量，使實(shí)際阻尼系數(shù)減小。其截止頻率 332a CR/1?? 亦應(yīng)滿足式 (383)。 解： (1) 按式 (387) 選擇 ζ=1 ； 已知 話音信 號(hào)最低 頻率 fL=300Hz ， 按式 (3811) 選擇S/r a d1 0 02n ?? ?? ；由 n? 及 )f2( rr ?? 按式 (383)選擇 ??? ?? 310 S/rad 。 (1) 按式 (387)選定 ζ； (2) 由式 (3811)~(3814)折衷選取 n? ； (3) 由 (383)式選取 a? ； (4) 將 n ??、 值 代入式 (385)、 (386)，將 a? 式 (384)，求出環(huán)路濾波器元件值。為保證環(huán)路穩(wěn)定，必須選擇環(huán)路帶寬足夠小，滿足穩(wěn)定極限條件。 (5)二階環(huán)本來(lái)是無(wú)條件穩(wěn)定的，但因環(huán)路中采用了三態(tài)電荷泵鑒相器，故嚴(yán)格來(lái)講環(huán)路是離散時(shí)間系統(tǒng)，由離散的誤差電流脈沖得到模擬控制電壓存在最大可接近 rr f2/12/T ? 的延時(shí)。 圖 385 理想二階環(huán)誤差頻率特性及載波跟蹤條件 工程上，為保證一點(diǎn)注入式鎖相調(diào)頻環(huán)實(shí)現(xiàn)理想調(diào)頻，應(yīng)選?。? 11)( 3 8 /3 L??n? (4) 采用是電荷泵 PD 的鎖相頻合切換頻道后環(huán)路捕捉時(shí)間 TP 的計(jì)算分二種情況 ① L ???? ? ，式中 N/ V???? ? ， V?? 為 VCO 信號(hào)在二個(gè)頻道上的頻差， ?? 為 VCO反饋至 PD 信號(hào)的頻差， N 為環(huán)路分頻比； L?? 為在 PD 處觀察的環(huán)路快捕帶。圖中亦標(biāo)出基帶調(diào)制 um的頻譜 Um(jω)，它占據(jù)的頻帶為 ΩLΩH。由式 (388)可見，一點(diǎn)注入式鎖相調(diào)頻的調(diào)制頻率特性 )(j0 ??? / )(jUm ? 為環(huán)路的誤差頻率特性 )j(He ? 乘以常數(shù)。 圖 382 鎖相調(diào)頻頻合器的相位模型如圖 384 所示。 (1) 環(huán)路自然諧振頻率 ωn=[IPK0/(2πNC1)]1/2 (385) (2) 環(huán)路阻尼系數(shù) ζ=R2C1ωn/2 (386) 要保證環(huán)路穩(wěn)定余量足夠大及瞬態(tài)響應(yīng)快應(yīng)選取 ζ=~ (387) 武漢理工大學(xué)課程設(shè)計(jì) 30 圖 383 單端三態(tài)電流型電荷泵及環(huán)路濾波器 (3) 當(dāng)鎖相頻合器作為調(diào)頻發(fā)射機(jī)的主振時(shí)，其電路框圖如圖 382 所示，基帶調(diào)制信號(hào) um由VCO 前一點(diǎn)注入環(huán)路，與環(huán)路控制電壓 uc′ 相加后去控制 VCO 的頻率。 圖 382 發(fā)射鎖相調(diào)頻頻合器方框圖 2 環(huán)路參數(shù)設(shè)計(jì)公式 圖 383 是單端三態(tài)電流型電荷泵及外接的環(huán)路濾波器電路。而音頻調(diào)制信號(hào) um加在D103 的下端。 VCO 的輸出信號(hào)分成二路，一路送入 Q1 等構(gòu)成的功放，功率放大發(fā)射出去；另一路由 MC145162 的 14腳送入發(fā)射環(huán) 247。 發(fā)射環(huán) VCO 是由 Q T2 及 D1 等構(gòu)成的變?nèi)荻O管調(diào)諧改進(jìn)型電容三點(diǎn)式振蕩器。 圖 388 中 U5 為 MC145162 及 PLL 頻合 IC，其參考分頻器分頻比 R 及發(fā)射環(huán)路的程序分頻器分頻比 N 由 CPU 通過(guò) MC145162 的串口 (串行時(shí)鐘 CLK， 1 腳；串行數(shù)據(jù) DATA， 3 腳；并行鎖存ENB， 4 腳 )送入。本實(shí)驗(yàn)系統(tǒng)用一片雙 PLL 頻合 MC145162，構(gòu)成發(fā)射本振 PLL 頻合。由式 382 還可見，頻道間隔 ?f 最小可以等于 fr，實(shí)際值由要求決定，無(wú)繩電話通信系統(tǒng) ?f=25KHz，若鎖相頻合 fr=5KHz，則 N 變化間隔 ?N=5。 R 為參考分頻器，將穩(wěn)定的晶體振蕩器頻率 fR 分頻得到參考頻率 fr(一般為 5KHz、 、 25KHz 等 )。 圖 381 常用的單環(huán)鎖相頻率合成器方框圖 圖中， PD 為電荷泵鑒相 ； LF 為環(huán)路濾波器； VCO 為壓控振蕩器 (即調(diào)頻振蕩器 )，其頻率 fv受控制電壓 uc控制而改變，一般有 fv=f0+K0 ? uc (381) f0為固定振蕩頻率， K0為壓控靈敏度 (單位 Hz/V或 rad/S ? V)； 247。 圖 379 “超前”脈沖成形電路“ LDELAYGBT” 模塊電原理圖 武漢理工大學(xué)課程設(shè)計(jì) 25 5）“滯后”脈沖成形電路“ LDELAY1”模塊電原理如圖 3710 所示。 3）變換電路“ DCFO”模塊電原理如圖 378 所示。 2）仿真波形如圖 377 所示。 武漢理工大學(xué)課程設(shè)計(jì) 24 圖 376 數(shù)字鎖相提取同步時(shí)鐘實(shí)驗(yàn)電原理圖 輸入、輸出腳位分配如圖 376 所示， CPLD/FPGA選用 U1，注意有兩路全局時(shí)鐘分別輸入 83P和 2P，分別為異步 ，充當(dāng)異地時(shí)鐘。但這種方法適用于全數(shù)字化實(shí)現(xiàn)，具有穩(wěn)定性好，容易集成，成本 低等優(yōu)點(diǎn)，并且由于采用全數(shù)字化實(shí)現(xiàn)，因此免調(diào)試，適用批量生產(chǎn)。原理中的分頻系數(shù) M，也稱相位調(diào)整步長(zhǎng)， M 越大，同步誤差越小。經(jīng)這樣的反復(fù)調(diào)整相位，即實(shí)現(xiàn)了位同步。當(dāng)位同步脈沖相位滯后時(shí)，相位比較器 送出一滯后脈沖，加于附加門，使 b 路輸出的一個(gè)脈沖通過(guò)“或門”，插入在原 a 路脈沖之間 [375（ f） ]，使分頻器的輸入端添加了一個(gè)脈沖。 /n），如圖 375（ e）所示；若分頻器輸出的位同步脈沖相位滯后于接收碼