【正文】 支撐的新的無線通信體系結(jié)構(gòu)。 軟件無線電的核心思想是對天線感應(yīng)的射頻模擬信號盡可能的直接數(shù)字化，將其變換為適合 DSP 器件或計算機處理的數(shù)據(jù)流，然后通過軟件來完成各種功能。目前，最著名、產(chǎn)品應(yīng)用最廣泛的公司有美國的 Harris(1999 更名為 Intersil公司 )、 AD公司和 Graychip等公司。 具體實施起來應(yīng)該先了解 通信原理的相關(guān)知識，仿真軟件的應(yīng)用，變頻器的原理及設(shè)計方法 ， 利用 FPGA 設(shè)計固定參數(shù)的上變頻器，提出結(jié)構(gòu)框圖，對所設(shè)計的原理圖進行仿真并計算，分析仿真結(jié)果多所設(shè)計變頻器參數(shù)進行修正，使之符合要求，最后對上變頻器的仿真、調(diào)試與完善并測試該變頻器的 性能指標。能夠通過上變頻器完成頻譜的搬移。 首先，它使硬件的設(shè)計工作更加簡單方便了。盡管這些 FPGA 的具體結(jié)構(gòu)和性能指標各有特色，但它們都有一個共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實現(xiàn)不同的設(shè)計。由于 FPGA 內(nèi)部除了基本可編程邏輯單元外，還有嵌入式的 RAM、 PLL 或者是 DLL，專用的Hard IP Core 等，這些模塊也能等效出一定規(guī)模的系統(tǒng)門，所以簡單科學(xué)的方法是用器件 的 Register 或 LUT 的數(shù)量衡量。布線資源的劃分：一，全局性的專用布線資源：以完成器件內(nèi)部的全局時鐘和全局復(fù)位 /置位的布線；二，長線資源：用以完成器件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線；三，短線資源：用來完成基本邏輯單元間的邏輯互連與布線；還有其他在邏輯單元內(nèi)部還有著各種布線資源和專用時鐘、復(fù)位等控制信號線?，F(xiàn)在主要流行的方式是用硬件描述語言設(shè)計（ VHDL 或 Verilog HDL），而其中在亞洲許多國家和美國主要利用 Verilog HDL 語言設(shè)計， VHDL 多是在歐洲和其它地區(qū)使用。 （ 2）測試平臺法：為設(shè)計模塊專門設(shè)計的仿真程序，可以實現(xiàn)對被測模塊自動輸入 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 7 頁 共 38 頁 測試矢量，并通過波形輸出文件記錄輸出，便于將仿真結(jié)果記錄歸檔和比較。如只取原實信號的正頻部分 z(t)(由于 z(t)只含有正頻分量，故 z(t)為復(fù)信號 )，那么就把 z(t)做 x(t)的解析表示，即： ( ) ( ) [( )]z t x t jH t?? （ 3— 1） 其中 H[x(t)]叫做信號 x(t)的 Hilbert 變換。將該式進行數(shù)字化，引入滿足采樣定理的采樣周期 T，則可以寫為： ( ) ( ) cj nTbax nT x nT e ?? （ 3— 8） 簡寫為： ( ) ( ) cj n Tbax n x n e ?? （ 3— 9） 因為 xa(n)一般為復(fù)信號，有下式： ()axn= ( ) ( )I n jQ n? ， 通常上變頻后的信號只需要取其實數(shù)部分就足夠了，即 （ 3— 10） 由上式則可得到上變頻的原理框圖如下： 圖 數(shù)字上變頻原理框圖 影響數(shù)字上變頻性能的主要因素 模擬上變頻器中，模擬混頻器的非線性和模擬本地振蕩器的頻率穩(wěn)定度、邊帶、相位噪聲、溫度漂移、轉(zhuǎn)換速 率等都是人們最關(guān)心和難以徹底解決的問題。在處理速度這個問題上，可以通過利用規(guī)模換速度和采用優(yōu)化算法兩種手段提高系統(tǒng)處理速度；總的說來，性能的提高是以資源的消耗為代價的。另一種是嚴格的插值濾波法。 多速率信號處理是軟件無線電系統(tǒng)中的基礎(chǔ)理論，它通過內(nèi)插和抽取改變數(shù)字信號的速率，以適應(yīng)軟件無線電系統(tǒng)中不同模塊對信號速率的不同要求，是數(shù)字下變頻和數(shù)字上變頻的 重要技術(shù)。所謂 整數(shù)內(nèi)插是先在已知采樣序列 x(n) 的相鄰兩個樣點之間等間隔插入 L 1 個 0 值點，如圖 所示，然后進行低通濾波，即可求得 L 倍內(nèi)插的結(jié)果。 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 11 頁 共 38 頁 圖 信號內(nèi)插前后波形及其頻譜 一個完整的 I 倍內(nèi)插器的結(jié)構(gòu)框圖如下圖 所示。 CIC 濾波器 CIC 濾波器 (Cascade Integrator Comb Filter)，即級聯(lián)積分梳狀濾波器，是一種多采樣率的高效窄帶低通數(shù)字濾波器。 M可以是任意的整數(shù)，但是在實際應(yīng)用中，一般取值 1 或 2。 CIC 濾波器作為內(nèi)插器時，首先是級聯(lián) N個梳狀濾波器，其采樣率為 fs/R，經(jīng)過 R倍內(nèi)插，然后級聯(lián) N 個積分器，這時采樣速率為 fs。 將半帶濾波器用于 2倍抽取時，過渡帶中是存在混疊的，但通帶中沒有混疊。 圖 DDS 原理框圖 圖中， fclk 為相位累加器的時鐘信號，其周期為 T0；相位累加器 (從 0~(2^n1)計數(shù)）在 fclk 的作用下，產(chǎn)生數(shù)據(jù)存儲器所需的地址信號。 波形存儲器所儲存的幅度值與余弦信號有關(guān)。 DDS 模塊的輸出頻率 fout 是系統(tǒng)工作頻率 fclk、相位累加器比特數(shù) N 及頻率控制字 K 三者的一個函數(shù)，其數(shù)學(xué)關(guān)系由式 (3— 23)給出： （ 3— 23） 它的頻率分辨率，即頻率的變化間隔為： Nclkout Kf2f ? 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 17 頁 共 38 頁 (3— 24) 另外還可以使用 CORDIC 算法 來實現(xiàn) DDS。數(shù)字上變頻的實現(xiàn)過程的框圖如圖 所示，其中，半帶濾波器和 CIC 濾波器組成內(nèi)插濾波器。加法器完成加法，寄存器將加法器的結(jié)果加以保存作為下一次相加用。 圖 DDS 原理圖 正弦查找表 數(shù)據(jù)存儲器 (ROM)實質(zhì)是一個相位 /幅度轉(zhuǎn)換電路， ROM 中存儲二進制碼表示所需合成信號的相位 /幅度值，相位寄存器每尋址一次 ROM，就輸出一個相對應(yīng)的信號相位/幅度值。 圖 IP 核功能類型選擇 (c)選擇輸出位數(shù)為 12 位，深度為 4096；其他選擇默認即可。 在 Matlab 中我們按照指標來進行設(shè)計模型，如下圖所示。 CIC 濾波器設(shè)計 在設(shè)計 CIC 濾波器時主要考慮到，對于一個 Q 級的 CIC 濾波器來說，存在一個處理增益 ，而且隨著級數(shù) Q 和抽取因子 D的加大，處理增益也以指數(shù)級增長，所以在用 FPGA來實現(xiàn)時，要保留足夠的運算精度，否則就有可能引起溢出錯誤，或運算精度的降低。 生成單元如圖 所示。 是作 FPGA/ASIC設(shè)計的 RTL 級和門級電路仿真的首選 ， 它采用直接優(yōu)化的編譯技術(shù)、 Tcl/Tk 技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護 IP 核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是 FPGA/ASIC 設(shè)計的首選仿真軟件。 混頻器設(shè)計 本次設(shè)計中為方便簡單，主要是調(diào)用 IP 核中的乘法器，具體步驟如下列組圖所示。另外，由前面的理論分析可知，梳狀濾波器和整個 CIC 濾波器在 02? 范圍內(nèi)并不是完全線性相位的， 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 22 頁 共 38 頁 每隔 2? /D 就會產(chǎn)生一次相位跳變。 我們可以 從 Matlab 算出 一組濾波器 系數(shù) h(n)。 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 20 頁 共 38 頁 圖 位寬設(shè)置 余下步驟可以 直接采用默認選擇，直到“ finish”即可，如此就完成了 ROM 的定制，余弦表 的定制亦是如此。 根據(jù) 0 /2Ncf K f?? ，設(shè)置載波頻率控制字為 20xx00000，基帶信號頻率 控制字為20xx00，而時鐘頻率設(shè)為 20MHz，又 N=32，可知載波頻率為 1M，基帶信號頻率為 10K。在滿足性能的前提下為節(jié)省資源開銷，采用 12 位的頻率控制字。 DDS 設(shè)計 本次設(shè)計是采用查表法實現(xiàn)數(shù)控振蕩器的。 CORDIC 算法包含圓周系統(tǒng)，線性系統(tǒng)，雙曲系統(tǒng)三種旋轉(zhuǎn)系統(tǒng)， 在本設(shè)計中沒有用到這里就不再多做介紹。一個 N 位的相位累加器對應(yīng)著圓上 2N 個相位點，其相位分辨率為 N2/2???? 。由于 A和 0? 不隨時間而變化，可以令 A＝ 1， 0? ＝ 0，得到歸一化的正弦信號表達式： （ 3— 22） 相位累加器由 N 位加法器與 N 位累加寄存器級聯(lián)構(gòu)成。 但同時要注意的是，由半帶濾波器的頻率特性己知，它要求： 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 15 頁 共 38 頁 Fs= fs/2Fp （ 3— 20） 因此當(dāng)信號通帶 Fp 很小時，這種過渡帶對于多級濾波器的最后一級來說往往過大，不能滿足濾波特性的總體要求，因此不適合用做多級抽取濾波器的最后一級，即后級濾波器必須有其他類型的 FIR 濾波器。 NNNNjwjwNwSaw R MaSRMww R MeHH???? ?????????????????? )2()2()2s i n ()2s i n ()]([)e( ）（xxS )sin(xa ?）（NkRMkNRMNCN zzzzHzHH )(11)()(z 1011????? ????? ???????）（ 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 14 頁 共 38 頁 圖 CIC 內(nèi)插濾波器 HB 半帶濾波器 半帶濾波器可以將離散系統(tǒng)的工作頻率范圍分成對等的兩個對稱部分，且 這種濾波器特別適合實現(xiàn) D= 2M (即 2的冪次方倍 )的抽取或內(nèi)插，而且 運算復(fù)雜度低， 實時性強 ，因此 在多速率信號處理中有著重要 的地位。 圖 CIC 濾波器的基本單元 11 1 1z ??? zH ）（ 桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙 第 13 頁 共 38 頁 圖 CIC濾波器的幅頻特性 由圖 ， 單級 CIC濾波器的旁瓣電平比較大，只比主瓣低 dB，說明阻帶衰減很差，一般很難滿足實用要求。它是一種線性相位低通 FIR 濾波器，其系數(shù)均為 1，所以對于 CIC 濾波器來說，傳統(tǒng)卷積的濾波運算只相當(dāng)于做加法運算，因此使用 CIC 濾波器可以完成高速內(nèi)插、抽取和濾 波并且實現(xiàn)起來較為簡便。濾波器性能的好壞將直接影響系統(tǒng)處理的效果和其實 時處理的能力。零值內(nèi)插后為 ω（ m）。 所謂多速率數(shù)字信號處理是指改變信號的采樣率，包括抽取和內(nèi)插兩種情況。這種近似的處理辦法相當(dāng) 簡單，但效果不佳，只適于數(shù)字調(diào)制方式或基帶信號帶寬很窄、對信號精度要求小高的場合。數(shù)字上變頻器的基本工作原理是：首先將量化后的基帶信號通過脈沖成形濾波器進行處理，以適應(yīng)帶限信道和消除碼間串?dāng)_ (ISI)，然后通過插值濾波器處理提高采樣率，最后與正交載波進行數(shù)字混頻， 按照通信調(diào)制基本理論，上變頻需要將調(diào)制好的信號從基帶頻率搬移到射頻頻率。但與模擬上變頻相比，)s i n()()c os ()(])(R e [)( nwnQnwnIenxnx cjwab c ?