【正文】 軟、硬件部分設(shè)計 第 12 周 硬件下載測試 第 1314 周 撰寫畢業(yè)設(shè)計說明書 第 15 周 指導(dǎo)老師檢查畢業(yè)設(shè)計說明書 第 16 周 修改、裝訂畢業(yè)設(shè)計說明書、指導(dǎo)老師評閱 第 17 周 畢業(yè)答辯 目錄 摘要 .................................................................................................................................I Abstract....................................................................................................................... II 第 1 章 緒論 ................................................................................................................ 1 彩燈控制器的簡介 .......................................................................................... 1 EDA 技術(shù)的發(fā)展 .............................................................................................. 1 CPLD 簡介 ........................................................................................................ 2 VHDL 簡介 ........................................................................................................ 4 QuartusⅡ簡介 ............................................................................................... 5 課題發(fā)展現(xiàn)狀和前景展望 .............................................................................. 6 第 2 章 方案論證 .......................................................................................................... 8 方案一 .............................................................................................................. 8 方案二 .............................................................................................................. 8 最佳方案選擇 ................................................................................................ 10 第 3 章 模塊設(shè)計及其功能 .........................................................................................11 模塊功能描述 .................................................................................................11 時序控制模塊 .................................................................................................11 ： ................................................................ 12 時序控制模塊波形仿真截圖 ： ............................ 13 ： .................................................... 13 顯示控制模塊 ................................................................................................ 13 顯示控制電路部分程序： ................................................................ 15 顯示控制模塊波形仿真截圖： ........................................................ 16 顯示控制電路生成生成元器件符號 ： ............................................. 17 第 4 章 八路彩燈控制系統(tǒng)的實現(xiàn) .......................................................................... 18 整體功能描述 ................................................................................................ 18 設(shè)計原理 ........................................................................................................ 18 程序編譯與仿真 ............................................................................................ 19 頂層模塊設(shè)計程序 ： ........................................................................ 19 八路彩燈控制仿真波形： ................................................................ 21 八路彩燈生 成元器件符號： ............................................................ 21 、管腳分配 ..................................................................................................... 22 硬件測試 ....................................................................................................... 23 本章小結(jié) ....................................................................................................... 23 第 5 章 總 結(jié) .............................................................................................................. 25 致謝 .............................................................................................................................. 27 參考文獻 ...................................................................................................................... 28 附錄 管腳設(shè) 定和元器件清單 .................................................................................. 29 基于 CPLD 的彩燈控制器設(shè)計 I 基于 CPLD 的彩燈控制器的設(shè)計 [摘 要 ]本文介紹了以 VHDL 為基礎(chǔ)的八路彩燈控制系統(tǒng)，本系統(tǒng)設(shè)計主要包括：時序控制模塊，顯示控制模塊。 最后通過 QuartusⅡ軟件仿真，對各模塊的波形仿真結(jié)果進行了分析，再通過硬件下載驗證，完成了本次設(shè)計要求的各項指標(biāo)。 VHDL。目前市場上彩燈控制器的樣式有可編程彩燈控制器、 CEC 電腦彩燈控制器、 EPROM 程控編碼彩燈控制器，聲控彩燈，音樂彩燈 控制器，簡易循環(huán)彩燈，紅外線遙控彩燈控制器等。在裝飾領(lǐng)域方面，采用彩燈控制電路，加強 了人機聯(lián)系，如會顯示數(shù)字和漢字的大型彩燈組，從而有效的提高審美觀念，為了方便使用者，更為人們所熟悉，大至工業(yè)領(lǐng)域，小到玩具、彩燈控制器的應(yīng)用都十分廣泛。 伴隨著計算機和集成電路的發(fā)展， EDA 技術(shù)進入到計算機輔助工程設(shè)計階段。 20 世紀(jì) 90 年代，設(shè)計師逐步從使用硬件轉(zhuǎn)向設(shè)計硬件，從單個電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)。 CPLD 主要是由可編程邏輯 宏單元 (MC， Macro Cell)圍繞中心的可編程互連 矩陣 單元組成。幾乎所有應(yīng)用中小規(guī)模通用 數(shù)字集成電路 的場合均可應(yīng)用 CPLD器件。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。當(dāng)需要修改 CPLD 功能時，只需換一片 EPROM 即可。通常的分類方法是：將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 CPLD，如 Lattice 的 ispLSI 系列、 Xilinx 的 XC9500 系列、 Altera 的 MAX7000S系列和 Lattice(原 Vantis)的 Mach 系列等。 ② CPLD 的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的 ,而FPGA 的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ④ FPGA 的集成度比 CPLD 高 ,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。 ⑥ CPLD 的速度比 FPGA 快 ,并且具有較大的時間可預(yù)測性。 FPGA 大部分是基于 SRAM 編程 ,編程信息在系統(tǒng)斷電時丟失 ,每次上電時 ,需從器件外部將編程數(shù)據(jù)重新寫入 SRAM 中。 VHDL 簡介 VHDL 全 英文是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡稱 93 版）。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。應(yīng)用 VHDL 進行工程設(shè)計的優(yōu)點是多方面的。 （ 3） VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。 QuartusⅡ簡介 Quartus II 是 Altera 公司推出的 CPLD/FPGA 開發(fā)工具， Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括： （ 1） 可利用原理圖