【正文】 實(shí)現(xiàn)了設(shè)計(jì)與工藝無關(guān)，可移植性好，上市時(shí)間快，成本低， ASIC 移植等優(yōu)點(diǎn)。 基于 CPLD 的彩燈控制器設(shè)計(jì) 21 八路彩燈控制仿真波形： 圖 八路彩燈控制仿真波形 從圖中可以看出當(dāng) OPT 為高電平時(shí)彩燈狀態(tài)轉(zhuǎn)換慢，為低電平時(shí)轉(zhuǎn)換要快，當(dāng)復(fù)位信號(hào)有效時(shí)，所用輸出都清零。 ponent output is 定義元件：顯示電路 port( clk: in std_logic。 基于 CPLD 的彩燈控制器設(shè)計(jì) 20 opt:in std_logic。系統(tǒng)的工作原理如下： 時(shí)序控制電路 metronome 根據(jù)輸入信號(hào) CLK， CLR ， OPT 產(chǎn)生的符合一定要求的、供顯示控制電路 output 使用的控制時(shí)鐘信號(hào)，而顯示控制電路 output則根據(jù)時(shí)序控制電路 metronome 輸入的控制時(shí)鐘信號(hào)，輸出四種大花型循環(huán)變化的、控制八路彩燈工作的控制信號(hào)，這些控制信號(hào)加上驅(qū)動(dòng)電路一起控制彩燈工作。并且還可以通過改 變 CLK 的時(shí)鐘輸入信號(hào)來產(chǎn)生更多的頻率。 基于 CPLD 的彩燈控制器設(shè)計(jì) 17 ： 圖 顯示控制電路生成元器件符號(hào) 基于 CPLD 的彩燈控制器設(shè)計(jì) 18 第 4 章 八路彩燈控 制系統(tǒng)的實(shí)現(xiàn) 整體功能描述 1，在時(shí)序控制電路 metronome 的設(shè)計(jì)中，利用計(jì)數(shù)器計(jì)數(shù)達(dá)到分頻值時(shí)，對(duì)計(jì)數(shù)器進(jìn)行清零，同時(shí)將輸出信號(hào)反向，這就非常簡潔地實(shí)現(xiàn)了對(duì)輸入基準(zhǔn)信號(hào)的分頻，并且分頻信號(hào)的占空比為 。 led=00000010。 led=00100000。event and clk=39。 顯示控制電路的模塊輸入信號(hào) clk 和 clr 的定義與時(shí)序控制電路一樣，輸入信號(hào) led[7...0]能夠循環(huán)輸出 8 路 基于 CPLD 的彩燈控制器設(shè)計(jì) 14 彩燈 8 種不同狀態(tài)的花型。139。 then 四分頻，快節(jié)奏 if counter=01 then counter=00。 時(shí)序控制模塊： CLK 為輸 入時(shí)鐘信號(hào)，電路在時(shí)鐘上升沿變化； CLR 為復(fù)位清零信號(hào)，高電平有效，一旦有效時(shí)，電路無條件的回到初始狀態(tài)； OPT 為頻率快慢選擇信號(hào)，低電平節(jié)奏快，高電平節(jié)奏慢； CLKOUT 為輸出信號(hào)， CLR有效時(shí)輸出為零，否則，隨 OPT 信號(hào)的變化而改變。 模塊功能描述 時(shí)序控制模塊的功能是產(chǎn)生輸入脈沖的１＼４分頻脈沖信號(hào)和１＼８分頻脈沖信號(hào)，以此控制八路彩燈的快慢節(jié)奏變化。顯示控制模塊中實(shí)現(xiàn)的四種大花型分別為： 花型 1：彩燈從左至右逐個(gè)輪流點(diǎn)亮 S0:00000000 S1:10000000 基于 CPLD 的彩燈控制器設(shè)計(jì) 9 S2:01000000 S3:00100000 S4:00010000 S5:00001000 S6:00000100 S7:00000010 S8:00000001 花型 2：彩燈從右至左逐個(gè)輪流點(diǎn)亮 S9:00000010 S10:00000100 S11:00001000 S12:00010000 S13:00100000 S14:01000000 S15:10000000 S16:00000000 花型 3：從中間依次對(duì)稱亮到兩邊 S17:00010000 S18:00011000 S19:00111000 S20:00111100 S21:01111100 S22:01111110 S23:11111110 S24:11111111 花型 4：從左對(duì)稱亮到右邊 S25:10001000 S26:11001100 S27:11101110 S28:11111111 整個(gè)電路僅有時(shí)序控制和顯示控制兩個(gè)模塊。 驅(qū)動(dòng)電路：提供彩燈工作所需的電壓及電 流，隔離負(fù)載對(duì)編碼電路的影響。為了能保證照明條件和視覺的舒適感，燈具大都配有各種系列成套的配件選擇，以使用戶根據(jù)需要自我調(diào)節(jié) 基于 CPLD 的彩燈控制器設(shè)計(jì) 8 第 2 章 方案論證 方案一 我們用 VHDL語言設(shè)計(jì)了一個(gè) 八 路彩燈控制器，四種大花型包含二十九種狀態(tài)循環(huán)變化，有清零開關(guān)，并且可以選擇快慢兩種節(jié)拍。隨著電子技術(shù)的發(fā)展，應(yīng)用系統(tǒng)向著小型化、快速化、大容量、重量 輕的方向發(fā)展。城市的美化和日益激烈的廣告競爭越來越受到社 會(huì)的關(guān)注，作為城市裝飾和廣告宣傳的彩燈的需求量也越來越大。 QuartusⅡ簡介 Quartus II 是 Altera 公司推出的 CPLD/FPGA 開發(fā)工具， Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括： （ 1） 可利用原理圖、結(jié)構(gòu)框圖、 VerilogHDL、 AHDL 和 VHDL 完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件； （ 2） 芯片（電路）平面布局連線編輯； （ 3） LogicLock 增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然 后添加對(duì)原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊； （ 4） 功能強(qiáng)大的邏輯綜合工具； （ 5） 完備的電路功能仿真與時(shí)序邏輯仿真工具； （ 6） 定時(shí) /時(shí)序分析與關(guān)鍵路徑延時(shí)分析； （ 7） 可使用 SignalTap II 邏輯分析工具進(jìn)行嵌入式的邏輯分析； （ 8） 支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件； （ 9） 使用組合編譯方式可一次完成整體設(shè)計(jì)流程； （ 10） 自動(dòng)定位編譯錯(cuò)誤； （ 11） 高效的期間編程與驗(yàn)證工具； （ 12） 可讀入標(biāo)準(zhǔn)的 EDIF 網(wǎng)表文件、 VHDL 網(wǎng) 表文件和 Verilog 網(wǎng)表文件； （ 13） 能生成第三方 EDA 軟件使用的 VHDL 網(wǎng)表文件和 Verilog 網(wǎng)表文件。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡稱 93 版）。 FPGA 大部分是基于 SRAM 編程 ,編程信息在系統(tǒng)斷電時(shí)丟失 ,每次上電時(shí) ,需從器件外部將編程數(shù)據(jù)重新寫入 SRAM 中。 ④ FPGA 的集成度比 CPLD 高 ,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為 CPLD，如 Lattice 的 ispLSI 系列、 Xilinx 的 XC9500 系列、 Altera 的 MAX7000S系列和 Lattice(原 Vantis)的 Mach 系列等。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 CPLD 主要是由可編程邏輯 宏單元 (MC， Macro Cell)圍繞中心的可編程互連 矩陣 單元組成。 伴隨著計(jì)算機(jī)和集成電路的發(fā)展， EDA 技術(shù)進(jìn)入到計(jì)算機(jī)輔助工程設(shè)計(jì)階段。目前市場上彩燈控制器的樣式有可編程彩燈控制器、 CEC 電腦彩燈控制器、 EPROM 程控編碼彩燈控制器，聲控彩燈，音樂彩燈 控制器，簡易循環(huán)彩燈，紅外線遙控彩燈控制器等。 最后通過 QuartusⅡ軟件仿真，對(duì)各模塊的波形仿真結(jié)果進(jìn)行了分析，再通過硬件下載驗(yàn)證，完成了本次設(shè)計(jì)要求的各項(xiàng)指標(biāo)。 畢 業(yè) 設(shè) 計(jì) 題 目： 基于 CPLD 的彩燈控制器設(shè)計(jì) 學(xué)院 ： 專業(yè)： 電 子信 息 工程 班級(jí) ： 學(xué) 號(hào)： 學(xué)生姓名： 導(dǎo)師姓名： 完成日期： 誠 信 聲 明 本人聲明： 本人所呈交的畢業(yè)設(shè)計(jì)（論文）是在老師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果； 據(jù)查證，除了文中特別加以標(biāo)注和致謝的地方外，畢業(yè)設(shè)計(jì)（論文）中不包含其他人已經(jīng)公開發(fā)表過的研究