【正文】 kmt2=kmtmp2。 signal clktmp :std_logic。 timecount:in std_logic。 end ponent times。 clkout:out std_logic )。 count2:out std_logic_vector(3 downto 0)。 reset :in std_logic。 end process。 else cash=reg2。139。then 18 reg2:=cash。 begin if reset=39。 if(kmt2=0011)OR(kmt3=0001)then enable=39。 count3 :out std_logic_vector(3 downto 0) )。 17 entity kmmoney is port( 定義輸入輸出端口 clk :in std_logic。 kmt1=km_reg(3 downto 0)。then 復位清零 km_reg:=000000000000。 entity kilometers is port( 定義輸入輸出端口 clkout,reset:in std_logic。 end if。 產(chǎn)生一個時間計費脈沖 waittime:=0。 else waittime:=0。 timecount=39。 variable waittime:integer range 0 to 1000。 reset:in std_logic。 end case。 相當于無客上車 elsif sp=000then s_state:=s1。then 14 s_state:=s1。 elsif clk39。 第三檔 when100=kinside:=16。 architecture rtl of speed is begin process(clk,reset,start,stop,sp) 敏感信號發(fā)生變化時，啟動進程 type state_type is(s0,s1)。 use 。由于本人在經(jīng)驗水平上的欠缺，設計中可能存在很多不足，請各位老師予以指證！ 近年來， CPLD 在通信、控制、數(shù)據(jù)計算等領域得到了廣泛的應用，利用 CPLD 來設計電子產(chǎn)品可減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本； 縮短了上市時間；通過在系統(tǒng)編程、遠程在線重構(gòu)等技術降低維護升級成本。預設 1000 個時鐘周期為 20s，對時鐘周期進行計數(shù)，每計 1000 個時鐘周期輸出高電平，指示計時 20 秒。如圖 43 所示。 啟動 /停止按鍵電路 7 如圖 42 所示，采用雙刀雙路開關，一路開關用于清零部分，由于顯示部分特殊要求，即計費停止后屏幕上仍然要保持計費的所有信息，只有當下次計費啟動時才清零從新開始計費。當時間達到足 夠長時，產(chǎn)生 timecount 脈沖，并重新計時。 圖 33 計程模塊框圖 計時模塊 速度模塊主要用于計時收費，記錄計程車速度為 0的時間（如等待紅燈），其模塊框圖如圖 34所示。當其為 1時，則在總費用上加上相應的費用。 計程模塊：由于一個 clkout 信號代表行進 100m，故通過對 clkout 計數(shù)，可以獲得共行進的距離 kmcount。 VHDL 調(diào)試的過程是相當靈活的：一方面可以使用傳統(tǒng)的調(diào)試方法；另一方面，可以使用一些 VHDL 原碼調(diào)試器，這類調(diào)試器可以大大加快 VHDL 程序調(diào)試的速度 [5]。 CPLD 基本結(jié)構(gòu) 經(jīng)過幾十 年的發(fā)展，許多公司都開發(fā)出了 CPLD 可編程邏輯器件 。再將數(shù)據(jù)傳輸?shù)接嬞M模塊，通過多種條件判定，最后確定 輸出值，然后相加確定最后的費用，并顯示出來。社會的發(fā)展對傳統(tǒng)的出租車計費器提出了更高的要求 [2]。此時它在計程的同時還可完成計價的工作。本文主要應用可編程邏輯芯片 EPM7128S 為核心控制，附加一定外電路組成出租車計費器系統(tǒng)，使用具有移植性強的特點，便于升級及可重復使用的 VHDL 語言進行設計?？梢哉f，早期的計價器就是個里程表。用更加精良的計價器來為乘客提供更加方便快捷的服務。 本文的主要工作 利用 VHDL(VeryHighSpeed Integrated Circuit HardwareDescription Language)語言設計出來的出租車計費器系統(tǒng)將實現(xiàn)計程模塊、計時模塊以及動態(tài)掃描模塊等設計方法與技巧。 [7] CPLD 的結(jié)構(gòu)與特點 CPLD 主要是由可編程邏輯 宏單元 圍繞中心的可編程互連 矩陣 單元組成。除此之外， VHDL 并不十分關心一個具體邏輯依靠何種方式實現(xiàn)，而是把開發(fā)者的精力集中到邏輯所實現(xiàn)的功能上。其他寄存器和計數(shù)器等繼續(xù)保持為 0。一個 timecount 脈沖相當于等待的時間達到了時間計費的長度。通過對 clkout 信號的計數(shù)，可以計算行駛的距離 kmcount。當記錄距離達到 3km 后， enable 信號為1，開始進行每公里收費。電源又 ADDC開關電源供電。 VHDL 語言的特殊性，不能在一個結(jié)構(gòu)中用兩個不同的動作使其賦值。 圖 52 速度模塊仿真波形圖 計程模塊仿真 計程模塊的仿真波形如圖 53 所示。該數(shù)字實現(xiàn)系統(tǒng)分成兩部分，一是 FPGA 的下載板，它主要包括所使用的芯片、 RS232 接頭、接腳轉(zhuǎn)換插槽等；另一部分是 I/O實驗板，它主要包括顯示、脈沖輸出等。在系統(tǒng)設計過程 中，我也遇到了較多的困難，我十分感謝我的朋友和老師給與我的幫助和支持，使我能順利完成本系統(tǒng)的設計與實現(xiàn)。 sp :in std_logic_vector(2 downto 0)。 停止狀態(tài)或空檔 when001=kinside:=28。 if reset=39。039。 if stop=39。 else t:=t+1。 加載庫文件 use 。 end times。event and clk=39。 else t_state:=t0。039。 else timecount=39。 16 1)Kilometers 模塊 library ieee。 architecture rtl of kilometers is begin process(clkout,reset) 啟動進程 variable km_reg:std_logic_vector(11 downto 0)。 十分位向個分位進位 else km_reg(3 downto 0):=km_reg(3 downto 0)+0001。 1)Kmmoney 模塊 library ieee。 kmt3 :in std_logic_vector(3 downto 0)。 begin kmmoney1:PROCESS(cash,kmt2) 此進程產(chǎn)生下一進程的敏感信號 begin if cash=000001000000then price=0100。 end process。139。 else cash=reg2+0001。 if 0000amp。 end if。 1) TOP 模塊 library ieee。 kmt2:out std_logic_vector(3 downto 0)。 start:in std_logic。 stop :in std_logic。 end ponent kilometers。 count2 :out std_logic_vector(3 downto 0)。 U2:times PORT MAP(clk,reset,start,stop,sp,timetmp)。 。 signal kmtmp3 :std_logic_vector(3 downto 0)。 kmt3 :in std_logic_vector(3 downto 0)。 20 kmt2:out std_logic_vector(3 downto 0)。 reset:in std_logic。 architecture rtl of top is 對上述電路模塊進行元件定義 ponent speed is 定義速度模塊 port( clk :in std_logic。 sp :in std_logic_vector(2 downto 0)。 總費用的十位 count3=cash(11 downto 8)。 end if。then if clkout_t=9 then clkout_t:=0。 else cash=reg2。 起步費用設為 3 元 elsif clk39。039。 signal price:std_logic_vector(3 downto 0)。