【正文】 begin 使用定義的例化模塊 U1:speed PORT MAP(clk,reset,start,stop,sp,clktmp)。 kmt3:out std_logic_vector(3 downto 0) )。 reset:in std_logic。 總費(fèi)用的百位 end rtl。 reg2:=cash。event and clk=39。 signal enable:std_logic。 end rtl。 end kilometers。 elsif sp=000then t_state:=t2。then t_state:=t1。 timecount:out std_logic )。 s_state:=s1。 clkout=39。 begin case sp is 速度選擇 when000=kinside:=0。邵老師淵博的知識(shí)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和誨人不倦的精神永遠(yuǎn)是我學(xué)習(xí)的榜樣。該模塊根據(jù)出租車所處的運(yùn)行狀態(tài)和不同的形式速度，對(duì)相應(yīng)數(shù)目的時(shí)鐘周期進(jìn)行計(jì)數(shù)，車每行駛 100m 時(shí)輸出信號(hào) clkout 輸出高電平。硬件電路由 CycloneⅡ電路板組成， clk 為時(shí)鐘周期信號(hào)，由試驗(yàn)箱產(chǎn)生， start/stop 是啟動(dòng)停止按鍵電路， reset 為自動(dòng)清零電路。 圖 32 速度模塊框圖 計(jì)程模塊 此 模塊主要用于記錄行進(jìn)的距離，其模塊框圖如圖 33 所示。 系統(tǒng)接收到 start 信號(hào)后，首先把部分寄存器賦值，總費(fèi)用不變，單價(jià) price 寄存器通過對(duì)總費(fèi)用的判斷后賦為 3 元。目前應(yīng)用已深入網(wǎng)絡(luò)、 儀器儀表 、汽車電子、 數(shù)控機(jī)床 、 航天 測(cè)控設(shè)備等方面 。而在出租車行業(yè)中解決這一矛盾的最好方法就是改良計(jì)價(jià)器。 關(guān)鍵字 :CPLD,VHDL,出租車計(jì)費(fèi)器 Abstract: In order to reduce design cost taxi billing system, accounting standard, this paper introduces a CPLD chip taxi meter design method, described the research significance and application value。近年來(lái)，各大城市都在對(duì)出租車價(jià)格進(jìn)行調(diào)整，由于數(shù)量太多，很多城市的調(diào)價(jià)甚至需要一個(gè)月時(shí)間才能完成，經(jīng)常會(huì)同一時(shí)間出現(xiàn)幾個(gè)價(jià)格，有的城市出租車上還會(huì)出現(xiàn)司機(jī)人工計(jì)價(jià)的尷尬情形。 PLD 的總體結(jié)構(gòu)（以MAX7000 為例，其他型號(hào)的結(jié)構(gòu)與此都非常相似 見圖 21） : 圖 21 CPLD 基本結(jié)構(gòu) CPLD 的特點(diǎn) 3 Speed 模塊 Time 模塊 Kilometers 模塊 Kmmoney 模塊 總費(fèi)用 總里程 Reset Sp Start CPLD 具有 編程 靈活 、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的 原型設(shè)計(jì) 和產(chǎn)品生產(chǎn) (一般在 10,000 件以下 )之中。 計(jì)時(shí)模塊：在汽車啟動(dòng)后，當(dāng)遇到顧客等人或紅燈時(shí)，出租車采用計(jì)時(shí)收費(fèi)的方式。通過對(duì) sp 信號(hào)的判斷，當(dāng) sp=0，開始記錄時(shí) 間。另外兩路開關(guān)，其中一路用于啟動(dòng)指示和啟動(dòng) /停止輸出信號(hào)給 CPLD 芯片的 I/O 口。 圖 54 計(jì)時(shí)模塊仿真波形圖 計(jì)費(fèi)模塊仿真 計(jì)費(fèi)模塊的仿真波形 圖如圖 55 所示。 entity speed is port( 定義輸入輸出端口 clk :in std_logic。 第四檔 when101=kinside:=12。 else s_state:=s0。 end if。 begin if reset=39。 t_state:=t1。 end case。 elsif clkout39。 reset :in std_logic。139。 if reg2(3 downto 0)+00011001then 產(chǎn)生進(jìn)位 reg2(7 downto 0):=reg2(7 downto 0)+00000111。 end if。 start :in std_logic。 end ponent speed。 clkout :in std_logic。 kmt3=kmtmp3。 end ponent kmmoney。 timecount:out std_logic )。 count1:out std_logic_vector(3 downto 0)。 end if。 里程計(jì)費(fèi) elsif clkout=39。 variable clkout_t:integer range 0 to 10。 count2 :out std_logic_vector(3 downto 0)。 end if。 use 。139。)then 時(shí)鐘上升沿到達(dá) case t_state is 根據(jù)條件完成狀態(tài)轉(zhuǎn)換 when t0= waittime:=0。 entity times is port( 定義輸入輸出端口 clk :in std_logic。then s_state:=s0。then 復(fù)位清零 s_state:=s0。 end speed。 本文論述了基于 CPLD 的出租車計(jì)費(fèi)器設(shè)計(jì)，分別介紹了整個(gè)系統(tǒng)和各個(gè)模塊的設(shè)計(jì)，使用 CPLD 芯片、 VHDL 硬件描述語(yǔ)言作為設(shè)計(jì)手段，利用自頂向下的模塊化設(shè)計(jì)思路，通過在 QuartusⅡ軟件下進(jìn)行的模擬仿真，并進(jìn)行相應(yīng)的硬件下載調(diào)試，證明所設(shè)計(jì)的系統(tǒng)完成了出租車計(jì)費(fèi)器的功能，各項(xiàng)技術(shù)指標(biāo)符合預(yù)定標(biāo)準(zhǔn)，具有一定實(shí)用性。使用電容的充放電功能來(lái)實(shí)現(xiàn)，按鍵斷開時(shí)清零輸出端為接地，按鍵閉合時(shí)電容充電清零端為高電平，充完電后清零端輸出又為低電平，當(dāng)按鍵斷開后，通過 一個(gè) 2k 歐姆的電阻放電，為下次充電做好準(zhǔn)備。通過對(duì) sp 信號(hào)的判斷，當(dāng) sp=0，開始記錄時(shí)間。其中，一個(gè)進(jìn)程根據(jù)條件對(duì) enable 和 price 賦值，當(dāng)記錄的距離達(dá)到 3 公里后 enable 變?yōu)?1，開始進(jìn)行每公里收費(fèi)，當(dāng)總費(fèi)用大于 20 元后，則單價(jià) price 由原來(lái)的 元每公里變成 元每公里；第 二個(gè)進(jìn)程在每個(gè)時(shí)鐘周期判斷 timeout 和 clkout 的值。 第三， VHDL 給出邏輯的模擬與調(diào)試為設(shè)計(jì)工作提供了最大的空間。通過不同的信號(hào)，用比較器可以讓我們確定出租車是在車行計(jì)程還是車停計(jì)時(shí)。它采用了手搖計(jì)算機(jī)與機(jī)械結(jié)構(gòu)相結(jié)合的方式，實(shí)現(xiàn)了半機(jī)械半電子化。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。計(jì)程模塊將用計(jì)數(shù)器來(lái)完成，計(jì)數(shù)器對(duì)脈沖數(shù)計(jì)數(shù)，然后提供給程序數(shù)據(jù)。 第二， VHDL 采用類似高級(jí)語(yǔ)言的語(yǔ)句格式完成對(duì)硬件行為的描述，具備更強(qiáng)的模塊化能力，并擁有良好的可讀性以及程序的移植性。 計(jì)費(fèi)模塊：由兩個(gè)進(jìn)程組成。當(dāng)總費(fèi)用大于 40 元后，單價(jià) price 由原來(lái)的 2元變成 4 元， 6 用作計(jì)時(shí)收費(fèi)。所以必須要有一個(gè)瞬間清零的信號(hào)，當(dāng) CPLD 的清零 I/O 端口為“ 1”時(shí)就自動(dòng)清零。出租車計(jì)費(fèi)器的各部分利用數(shù)字實(shí)驗(yàn)系統(tǒng)所附的 RS232 連接線將計(jì)算機(jī)中的 VHDL 代碼設(shè)計(jì)的內(nèi)容燒錄到該實(shí)驗(yàn)系統(tǒng)的EPC2C35F672C8 芯片中進(jìn)行測(cè)試，測(cè)試結(jié)果基本實(shí)現(xiàn)了 總費(fèi)用 =起費(fèi)用 +(里程 3km)里程單價(jià) +等待時(shí)間等待單價(jià)的出租車計(jì)費(fèi)模式。 clkout:out std_logic )。139。139。 use 。139。 if waittime=1000 then timecount=39。 加載庫(kù)文件 use 。 end if。 count1 :out std_logic_vector(3 downto 0)。 kmmoney2:process(reset,clkout,clk,enable,price,kmt2) variable reg2:std_logic_vector(11 downto 0)。 end if。 end if。 kmt3:out std_logic_vector(3 downto 0)。 sp :in std_logic_vector(2 downto 0)。 count3 :out std_logic_vector(3 downto 0) )。 end rtl。 kmt2 :in std_logic_vector(3 downto 0)。 ponent times is 定義計(jì)時(shí)模塊 port( clk :in std_logic。 stop :in std_logic。 else cash=reg2+price。