【正文】 ...............................................................11 ..............................................................................................................................11 致謝 ............................................................................................................................................11 參考文獻(xiàn) .....................................................................................................................................11 摘要 :為了使出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)成本降低、計(jì)費(fèi)準(zhǔn)，本文介紹了一種采用 CPLD 芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法，描述了該課題的研究意義和應(yīng)用價(jià)值；敘述了 CPLD 結(jié) 構(gòu)原理及其主要運(yùn)用；介紹了超高速集成電路硬件描述語言的設(shè)計(jì)和主要功能。本文主要應(yīng)用可編程邏輯芯片 EPM7128S 為核心控制，附加一定外電路組成出租車計(jì)費(fèi)器系統(tǒng)，使用具有移植性強(qiáng)的特點(diǎn)，便于升級(jí)及可重復(fù)使用的 VHDL 語言進(jìn)行設(shè)計(jì)。 關(guān)鍵字 :CPLD,VHDL,出租車計(jì)費(fèi)器 Abstract: In order to reduce design cost taxi billing system, accounting standard, this paper introduces a CPLD chip taxi meter design method, described the research significance and application value。 the CPLD structure principle and its main application。 introduces the ultra high speed integrated circuit hardware description language is designed and the main functions. In this paper, the main application of the programmable logic chip EPM7128S as the core control, some additional external circuit taxi meter system, with the use of transplantation and strong features, easy to upgrade and repeated use of VHDL language design Key Words: CPLD, VHDL, Taxi fare Registers 1 課題背景 隨著城市的發(fā)展，出租車行業(yè)發(fā)展迅速，出租車的附屬品也應(yīng)運(yùn)而生。傳統(tǒng)的出租車計(jì)費(fèi)器大多是由單片機(jī)實(shí)現(xiàn)的，出租車計(jì)價(jià)器在最初使用時(shí)具備的主要功能是根據(jù) 行駛里程計(jì)價(jià)，要求精度高，可靠性好?？梢哉f，早期的計(jì)價(jià)器就是個(gè)里程表。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。它采用了手搖計(jì)算機(jī)與機(jī)械結(jié)構(gòu)相結(jié)合的方式，實(shí)現(xiàn)了半機(jī)械半電子化。此時(shí)它在計(jì)程的同時(shí)還可完成計(jì)價(jià)的工作。大規(guī)模集成電路的發(fā)展又產(chǎn) 生了第三代計(jì)價(jià)器，也就是全電子化的計(jì)價(jià)器。 出租車行業(yè)以低價(jià)高質(zhì)的服務(wù)給人們帶來了出行的享受。但是總存在著買賣糾紛困擾著行業(yè)的發(fā)展。而在出租車行業(yè)中解決這一矛盾的最好方法就是改良計(jì)價(jià)器。用更加精良的計(jì)價(jià)器來為乘客提供更加方便快捷的服務(wù)。計(jì)價(jià)器作為出租車的一個(gè)重要組成部分，關(guān)系著出租車司機(jī)和乘客雙方利益，起著重要的作用，因此，具有良好性能的計(jì)價(jià)器對(duì)廣大出租車司機(jī)朋友來說是很必要的。 國內(nèi)外研究現(xiàn)狀及趨勢(shì) 目前市場上使用的出租車計(jì)費(fèi)器主要采用的都是利用 89C51單片機(jī)實(shí)現(xiàn)的計(jì)費(fèi)器設(shè)計(jì)，顯示方式上主要采用 的是固定顯示內(nèi)容的 LED 顯示 [1]。社會(huì)的發(fā)展對(duì)傳統(tǒng)的出租車計(jì)費(fèi)器提出了更高的要求 [2]。近年來，各大城市都在對(duì)出租車價(jià)格進(jìn)行調(diào)整，由于數(shù)量太多，很多城市的調(diào)價(jià)甚至需要一個(gè)月時(shí)間才能完成，經(jīng)常會(huì)同一時(shí)間出現(xiàn)幾個(gè)價(jià)格，有的城市出租車上還會(huì)出現(xiàn)司機(jī)人工計(jì)價(jià)的尷尬情形。這些都暴露了傳統(tǒng)計(jì)費(fèi)器靈活性和升級(jí)換代能力的不足 [3]。 此次選做的畢業(yè)課題是“基于 CPLD 的租出車計(jì)費(fèi)器”，利用現(xiàn)在已經(jīng)很成熟的可編程邏輯器件來實(shí)現(xiàn)這一計(jì)費(fèi)系統(tǒng)，相對(duì)用 51 單片而言，會(huì)比較簡單，這也同樣體現(xiàn)出EDA 技術(shù)上的優(yōu)勢(shì) [4]。其最突出的地 方表現(xiàn)在最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能是日益強(qiáng)大的邏輯設(shè)計(jì)仿真測試技術(shù)。 本文的主要工作 利用 VHDL(VeryHighSpeed Integrated Circuit HardwareDescription Language)語言設(shè)計(jì)出來的出租車計(jì)費(fèi)器系統(tǒng)將實(shí)現(xiàn)計(jì)程模塊、計(jì)時(shí)模塊以及動(dòng)態(tài)掃描模塊等設(shè)計(jì)方法與技巧。計(jì)程模塊將用計(jì)數(shù)器來完成，計(jì)數(shù)器對(duì)脈沖數(shù)計(jì)數(shù)，然后提供給程序數(shù)據(jù)。通過不同的信號(hào)，用比較器可以讓我們確定出租車是在車行計(jì)程還是車停計(jì)時(shí)。再將數(shù)據(jù)傳輸?shù)接?jì)費(fèi)模塊，通過多種條件判定，最后確定 輸出值，然后相加確定最后的費(fèi)用，并顯示出來。 、 VHDL 介紹 CPLD 現(xiàn)狀及發(fā)展 2 20 世紀(jì) 70 年代，最早的 可編程邏輯器件 —— PLD 誕生了。其輸出結(jié)構(gòu)是可編程的邏輯 宏單元 ，因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由 軟件 完成，因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ) PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷，推出了復(fù)雜 可編程邏輯器件 —— CPLD。目前應(yīng)用已深入網(wǎng)絡(luò)、 儀器儀表 、汽車電子、 數(shù)控機(jī)床 、 航天 測控設(shè)備等方面 。 [7] CPLD 的結(jié)構(gòu)與特點(diǎn) CPLD 主要是由可編程邏輯 宏單元 圍繞中心的可編程互連 矩陣 單元組成。其中 MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O 單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于 CPLD 內(nèi)部采用固定長度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測的缺點(diǎn)。 CPLD 基本結(jié)構(gòu) 經(jīng)過幾十 年的發(fā)展，許多公司都開發(fā)出了 CPLD 可編程邏輯器件 。 PLD 的總體結(jié)構(gòu)（以MAX7000 為例，其他型號(hào)的結(jié)構(gòu)與此都非常相似 見圖 21） : 圖 21 CPLD 基本結(jié)構(gòu) CPLD 的特點(diǎn) 3 Speed 模塊 Time 模塊 Kilometers 模塊 Kmmoney 模塊 總費(fèi)用 總里程 Reset Sp Start CPLD 具有 編程 靈活 、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的 原型設(shè)計(jì) 和產(chǎn)品生產(chǎn) (一般在 10,000 件以下 )之中。幾乎所有應(yīng)用中小規(guī)模通用 數(shù)字集成電路 的場合均可應(yīng)用 CPLD 器件。 CPLD 器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。 VHDL 設(shè)計(jì)優(yōu)點(diǎn) 第一，它是可以用來描述邏輯設(shè)計(jì)的結(jié)構(gòu)，比如邏輯設(shè)計(jì)中有多少個(gè)子邏輯，而這些子邏輯又是如何連接的。除此之外， VHDL 并不十分關(guān)心一個(gè)具體邏輯依靠何種方式實(shí)現(xiàn)，而是把開發(fā)者的精力集中到邏輯所實(shí)現(xiàn)的功能上。 第二， VHDL 采用類似高級(jí)語言的語句格式完成對(duì)硬件行為的描述，具備更強(qiáng)的模塊化能力，并擁有良好的可讀性以及程序的移植性。 第三， VHDL 給出邏輯的模擬與調(diào)試為設(shè)計(jì)工作提供了最大的空間。 VHDL 調(diào)試的過程是相當(dāng)靈活的：一方面可以使用傳統(tǒng)的調(diào)試方法；另一方面，可以使用一些 VHDL 原碼調(diào)試器，這類調(diào)試器可以大大加快 VHDL 程序調(diào)試的速度 [5]。 出租車計(jì)費(fèi)器的總體設(shè)計(jì) 出租車計(jì)費(fèi)標(biāo)準(zhǔn) 計(jì)費(fèi)標(biāo)準(zhǔn)為起步 3元，車行 3公里后為 元 /公里，當(dāng)計(jì)費(fèi)達(dá)到 20元后，每公里加收 50%的車費(fèi)，車停止每 3 分鐘增加 元。車費(fèi)顯示出來，有一位小數(shù)。 總體框架設(shè)計(jì) 4 圖 31 出租車計(jì) 費(fèi)器系統(tǒng)結(jié)構(gòu)圖 系統(tǒng)接收到 reset 信號(hào)后，總費(fèi)用變?yōu)?3元，同時(shí)其他計(jì)數(shù)器、寄存器等全部清零。 系統(tǒng)接收到 start 信號(hào)后，首先把部分寄存器賦值，總費(fèi)用不變，單價(jià) price 寄存器通過對(duì)總費(fèi)用的判斷后賦為 3 元。其他寄存器和計(jì)數(shù)器等繼續(xù)保持為 0。 速度模塊：通過對(duì)速度信號(hào) sp的判斷，決定變量 kinside 的值。 Kinside 即是行進(jìn)100m 所需要的時(shí)鐘周期數(shù)，然后每行進(jìn) 100m，則產(chǎn)生一個(gè)脈沖 clkout。 計(jì)程模塊：由于一個(gè) clkout 信號(hào)代表行進(jìn) 100m，故通過對(duì) clkout 計(jì)數(shù)，可以獲得共行進(jìn)的距離 kmcount。 計(jì)時(shí)模塊：在汽車啟動(dòng)后，當(dāng)遇到顧