基于cpld的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)_畢業(yè)設(shè)計(jì)論文-文庫吧在線文庫
【正文】 39。 第一檔 when010=kinside:=24。 clkout:out std_logic )。 參考文獻(xiàn) [1]江國強(qiáng) .EDA 技術(shù)與應(yīng)用 [M]. 西安：電子 科技 大學(xué)出版社， 20xx， 310312. [2]潘松 ,黃繼業(yè) .EDA 技術(shù)與 VHDL[M].北京： 清華大學(xué)出版社 ， 20xx， 220228. 12 [3]甘登岱 ,田富鵬 ,朱利娜 .EDA 培訓(xùn)教程 [M].南京： 機(jī)械工業(yè)出版社 ， 1998， 215220. [4]延明 ,張霖華 .數(shù)字電路 EDA 入門 [M].北京：郵電大學(xué)出版社， 20xx， 195200. [5]林愿 .基于 CPLD/FPGA 的出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn) [M]. 西安：電子科學(xué)出版社， 20xx， 94101. [6]何賓 .EDA 原理及應(yīng)用 . 北京： 清華大學(xué)出版社 ， 20xx. 附錄 VHDL 程序 13 Speed 模塊 library ieee。出租車計(jì)費(fèi)器的各部分利用數(shù)字實(shí)驗(yàn)系統(tǒng)所附的 RS232 連接線將計(jì)算機(jī)中的 VHDL 代碼設(shè)計(jì)的內(nèi)容燒錄到該實(shí)驗(yàn)系統(tǒng)的EPC2C35F672C8 芯片中進(jìn)行測試，測試結(jié)果基本實(shí)現(xiàn)了 總費(fèi)用 =起費(fèi)用 +(里程 3km)里程單價(jià) +等待時(shí)間等待單價(jià)的出租車計(jì)費(fèi)模式。圖中，當(dāng) reset 信號有效時(shí)，系統(tǒng)復(fù)位清零；否則，對輸入信號 clkout 進(jìn)行十進(jìn)制計(jì)數(shù)。所以必須要有一個(gè)瞬間清零的信號，當(dāng) CPLD 的清零 I/O 端口為“ 1”時(shí)就自動(dòng)清零。 圖 41 整體門電路 電源電路 電源采用了 ADDC 開關(guān)電源，輸入 115VAC 到 230VAC，輸出 +5V(4A)。當(dāng)總費(fèi)用大于 40 元后，單價(jià) price 由原來的 2元變成 4 元， 6 用作計(jì)時(shí)收費(fèi)。一個(gè) clkout 脈沖相當(dāng)于行進(jìn) 100m 所以只要記 5 錄 clkout 的脈沖數(shù)目即可確定共行進(jìn)的距離。 計(jì)費(fèi)模塊：由兩個(gè)進(jìn)程組成。 速度模塊：通過對速度信號 sp的判斷，決定變量 kinside 的值。 第二， VHDL 采用類似高級語言的語句格式完成對硬件行為的描述，具備更強(qiáng)的模塊化能力，并擁有良好的可讀性以及程序的移植性。其中 MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O 單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。計(jì)程模塊將用計(jì)數(shù)器來完成，計(jì)數(shù)器對脈沖數(shù)計(jì)數(shù)，然后提供給程序數(shù)據(jù)。計(jì)價(jià)器作為出租車的一個(gè)重要組成部分，關(guān)系著出租車司機(jī)和乘客雙方利益，起著重要的作用，因此，具有良好性能的計(jì)價(jià)器對廣大出租車司機(jī)朋友來說是很必要的。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。畢業(yè)設(shè)計(jì)論文 基于 CPLD 的出租車計(jì)費(fèi)器系統(tǒng)設(shè)計(jì) 摘要 ： .......................................................................................................................................... 2 Abstract:........................................................................................................................................ 2 .......................................................................................................................................... 1 課題背景 ......................................................................................................................... 1 國內(nèi)外研究現(xiàn)狀及趨勢 ................................................................................................... 1 本文的主要工作 ............................................................................................................... 1 、 VHDL 介紹 ....................................................................................................................... 1 CPLD 現(xiàn)狀及發(fā)展 ............................................................................................................. 1 CPLD 的結(jié)構(gòu)與特點(diǎn) ......................................................................................................... 2 CPLD 基本結(jié)構(gòu) ...................................................................................................... 2 CPLD 的特點(diǎn) ......................................................................................................... 2 VHDL 設(shè)計(jì)優(yōu)點(diǎn) ................................................................................................................ 3 ................................................................................................................. 3 出租車計(jì)費(fèi)器的總體設(shè)計(jì) ................................................................................................. 3 出租車計(jì)費(fèi)標(biāo)準(zhǔn) .................................................................................................... 3 總體框架設(shè)計(jì) ....................................................................................................... 3 出租車計(jì)費(fèi)器主要模塊設(shè)計(jì) ............................................................................................. 4 速度模塊 .............................................................................................................. 4 計(jì)程模塊 .............................................................................................................. 4 計(jì)時(shí)模塊 .............................................................................................................. 5 計(jì)費(fèi)模塊 .............................................................................................................. 5 ............................................................................................................................ 6 整體電路圖 ..................................................................................................................... 6 電源電路 .....................................................................................................
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號-1