【正文】 b) 當(dāng)參賽選手按動搶答 鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。 ** 基于 VHDL 語言的 8 路搶答器設(shè)計 第 10 頁 共 29 頁 圖 定時電路 報警電路： 由 555 定時器和三極管構(gòu)成的報警電路如圖 所示?？深A(yù)置時間的電路選用十進制同步加減計數(shù)器 74LS192 進行設(shè)計，具體電路如圖 所示 。當(dāng)按鍵松開即按下時， 74LS148 的 ,1?EXY 此時由于仍為 1Q＝１，使 ST ＝１，所以 74LS148 仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。該電路完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動報警電路，以上兩部分組成主體電路。同時 1Q=1，使 74LS148 的 =1， 74LS148 處于禁止狀態(tài)，從而封鎖了其 他按鍵的輸入。1Q 為 0，使 74LS148 的使能端 =0， 74LS148 處于允許編碼狀態(tài)，同時 1Q 為 0，使 74LS48的滅燈輸入端 =0，數(shù)碼管無顯示。 圖 搶答器總體方框圖 優(yōu)先判斷與編號鎖存電路 :其 電路如圖 所示。接通電源后，后臺工作人員將檢測開關(guān) S 置“檢測”狀態(tài)，數(shù)碼管在正常清除下，顯示“ ”；當(dāng)后臺工作人員將加載程序 運 行 行 開始 開始數(shù)碼管顯 示 FFF 開始搶 按時間倒計時 開始前有選手搶按 顯示犯規(guī)選手號碼并伴有語音報警 倒計時結(jié) 束，超時 有選手 搶按 顯示FFF 顯示選手號碼，倒計 時時間 ,語音報警，答 題 ,答題時間倒計時 正常流程 犯規(guī)流程 若超過答題 時間，則數(shù) 碼管顯示FFF 答題完畢 根據(jù)選手表現(xiàn)，規(guī) 則由主持人減 分 ** 基于 VHDL 語言的 8 路搶答器設(shè)計 第 7 頁 共 29 頁 檢測開關(guān) S 置“搶答”狀態(tài)，主持按系統(tǒng)清除按鍵，搶答器處于禁止狀態(tài)，編號顯示器滅燈；主持人松開，宣布“開始”，搶答器工作。 ** 基于 VHDL 語言的 8 路搶答器設(shè)計 第 5 頁 共 29 頁 圖 搶答器結(jié)構(gòu)框圖 （ 2）工作流程： 搶答 按紐 優(yōu)先編碼電路 鎖存器 譯碼 電路 控制電路 報警電路 定時 電路 譯碼 電路 顯示 電路 譯碼 顯示 主持人控制開關(guān) 秒脈沖產(chǎn)生電路 ** 基于 VHDL 語言的 8 路搶答器設(shè)計 第 6 頁 共 29 頁 圖 搶答器工作流程 搶答器的基本工作原理 :在搶答競賽或呼叫時，有多個信號同時或不同時送入主電路中，搶答器內(nèi)部的寄存器工作，并識別、記錄第一個號碼，同時內(nèi)部的定時器開始工作，記錄有關(guān)時間并產(chǎn)生超時信號。定時器倒計時，揚聲器給出聲響提示。 搶答器的 系統(tǒng)結(jié)構(gòu) 及工作原理 （ 1）系統(tǒng)結(jié)構(gòu)： 如圖 所示為搶答器的結(jié)構(gòu)框圖，它由主體電路和擴展電路兩部分組成。即選手按動按鈕，鎖存相應(yīng)的編號，揚聲器發(fā)出聲響提示，數(shù)碼顯示選手號碼。在 Windows 2020 上除了安裝軟件外 ， 為了使用 ByteBlaster(MV)下載功能 ， 還必須安裝硬件驅(qū)動 (Drivers)以支持 MAX plus2 對 PC 機并行口的操作 。 Altera 公司器件的編程方法有許多種，可根據(jù)具體情況選擇使用。 ●設(shè)計編譯 MAX plus II 編譯一個設(shè)計時， Compiler 在設(shè)計文件中讀取信息并產(chǎn)生編程文件和仿真文件， Message Processor（信息處理程序）可自動定位錯誤 。在 Max plusⅡ 上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，是設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有 EDA 的應(yīng)用。 EDA 技術(shù)就是以計算機為工具，設(shè)計者在 EDA 軟件平臺上，用硬件描述語言 HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、 優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。其中一人先按下?lián)尨疰I，蜂鳴器發(fā)出鳴叫，數(shù)碼顯示該人號碼，其他人再按鍵，系統(tǒng)不再響應(yīng)，直至主持人按鍵清零，下一次搶答開始。搶答器要求有八路搶答 輸入，搶答邏輯設(shè)計合理（具有搶答鎖定），搶答編號顯示，搶答成功指示，搶答完成后狀態(tài)復(fù)位。學(xué)習(xí)集成開發(fā)軟件 MAX plus II/Quartus II 的使用及設(shè)計過程。 VHDL 語言是一種用于電路設(shè)計的高級語言。 MAX plusⅡ 是 Altera 公司提供的FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 ** 基于 VHDL 語言的 8 路搶答器設(shè)計 第 1 頁 共 29 頁 1 引 言 隨著科學(xué)技術(shù)的不斷發(fā)展，促使人們學(xué)科學(xué)、學(xué)技術(shù)、學(xué)知識的手段多種多樣。 頂層模塊及管腳介紹 .............................. 錯誤 !未定義書簽。 Abstract:This course design is divided into two main circuit and expansion circuit realized partly joint inverter latch responder, display and alarm function. In this design, system developing platform for MAX plus Ⅱ , hardware description language is VHDL. Competitors ma y be divided into eight groups, vies to answer first when each to the host puts forward the problems in the shortest possible time to make judgments, and press the buttons vies to answer the question. When the first man press buttons, then on screen display supervisor number, the corresponding lights, and other groups circuit will buttons blockade, make it doesn39。若搶答時間內(nèi)無人搶答，則報警燈亮。 課程設(shè)計成績評定 學(xué) 院 城南學(xué)院 專 業(yè) 通信工程 班 級 通信 0801 學(xué) 號 學(xué)生姓名 *** 指導(dǎo)教師 完成日期 2020 年 12 月 31 日 指導(dǎo)教師對學(xué)生在課程設(shè)計中的評價 評分項目 優(yōu) 良 中 及格 不及格 課程設(shè)計中的創(chuàng)造性成果 學(xué)生掌握課程內(nèi)容的程度 課程設(shè)計完成情況 課程設(shè)計動手 能 力 文字表達 學(xué)習(xí)態(tài)度 規(guī)范要求 課程設(shè)計論文的質(zhì)量 指導(dǎo)教師對課程設(shè)計的評定意見 綜合成績 指導(dǎo)教師簽字 年 月 日 基于 VHDL 語言的 8 路 搶答器 設(shè)計 學(xué)生姓名： ** 指導(dǎo)老師： 摘 要 本課程設(shè)計 分為 主體電路和擴展電路兩部分 共同實現(xiàn) 搶答器 的 鎖存、 顯示與報警 功能 。 （ 3）通過課程設(shè)計培養(yǎng)學(xué)生嚴謹?shù)目茖W(xué)態(tài)度和團隊協(xié)作精神。 4. 主持人發(fā)出開始命令， 8 人開始搶答。 長沙理工大學(xué) 《 通信電路 EDA》課程設(shè)計報告 ** 學(xué) 院 城南學(xué)院 專 業(yè) 通信工程 班 級 通信 0801 學(xué) 號 學(xué)生姓名 ** 指導(dǎo)教師 課程成績 完成日期 2020 年 12 月 31 日 課程設(shè)計任務(wù)書 城南 學(xué)院 計算機與通信工程 系 通信 工程 專業(yè) 課程名稱 通信電路 EDA 課程設(shè)計 時間 2020～ 2020 學(xué)年 第 1 學(xué)期 16~18 周 學(xué)生姓名 ** 指導(dǎo)老師 題 目 基于 VHDL 語言的 8路搶答器設(shè)計 主要內(nèi)容：本課程設(shè)計要求設(shè)計一個 8路搶答器。 3. 主持人按鍵清零，數(shù)碼顯示 0，蜂鳴器不叫，進入搶答狀態(tài)。 （ 2） 學(xué)生 按要求編寫課程設(shè)計報告書，能正確闡述設(shè)計和實驗結(jié)果。 （ 2）課程 設(shè)計附件（ 源程序、各類圖紙、實驗數(shù)據(jù)、仿真截圖等實證材料 ） 。當(dāng)?shù)谝粋€人按下按鍵后，則在顯示器上顯示該組的號碼，對應(yīng)的燈亮，同時電路將其他各組按鍵封鎖，使其不起作用。 關(guān)鍵詞 鎖存、顯示 ；搶答器 ； MAX plus Ⅱ ； VHDL。 VHDL. 目錄 1 引 言 .......................................................... 1 課程設(shè)計目的 ................................................. 1 課程設(shè)計具體要求及功能 ........................................ 1 2 EDA和 MAX plusⅡ 簡介 ........................................ 2 EDA 簡介 ..................................................... 2 MAX plusⅡ ................................................... 2 3 設(shè)計方案 ........................................................ 4 搶答器控制系統(tǒng)的設(shè)計思路 ...................................... 4 搶答器的系統(tǒng)結(jié)構(gòu)及工作原理 ..................................... 4 具體實現(xiàn) ..................................................... 6 4 系統(tǒng)仿真 .............