【正文】 、 性能功用及各組成模塊的設計方法都做了較為詳細的研究。本課題的軟件部分是用VHDL語言設計而成的。⑶、硬件設計。在這個過程中我經常到圖書館查閱FPGA以及UART的相關資料，同時我也經常上網搜索這方面的資料，知識總是在不斷積累的過程中了解和掌握的。5 系統軟件設計軟件設計概述：本設計使用的軟件主要是ModelSim SE II 兩個軟件，用Quartus II ﹑畫頂層原理圖和生成子模塊圖。圖16 發(fā)送狀態(tài)機的狀態(tài)圖圖17 UART發(fā)送器的模塊圖 .Bclkt：波特率時鐘信號周期Resett：復位信號Xmit_cmd_p:短脈沖信號Txddone:串行數據Txd：數據幀 圖18 UART發(fā)送器的仿真波形 電平轉換模塊 電平轉換是由MAX232芯片實現的。 X_SHIFT 狀態(tài)：當狀態(tài)機處于這一狀態(tài)時，實現待發(fā)數器的并串轉換。X_START 狀態(tài)：在這個狀態(tài)下，UART的發(fā)送器一個時間寬度的邏輯0信號至TXD,即起始位。在這個狀態(tài)中，UART的發(fā)送器一直在等待一個數據幀發(fā)送命令XMIT_CMD。在本設計中沒有校驗位，但只要改變Generic參數Frameelen，也可以加入校驗位，停止位是固定的1位格式[6]。在本設計中默認為8，即對應的UART工作在8位數據位、無校驗位格式。另外，可能在R_START狀態(tài)檢測到的起始位不是真正的起始位，可能是一個偶然出現的干擾尖脈沖（負脈沖）。在此狀態(tài)，狀態(tài)機一直在等待RXD的電平跳轉，從邏輯1變?yōu)檫壿?，即起始位，這意味著新的一幀UART數據幀的開始，一旦起始位被確定，狀態(tài)機將轉入R_CENTER狀態(tài)。然而，為了避免毛刺影響，能夠得到正確的起始位信號，必須要求接收到的起始位在波特率時鐘采樣的過程中至少有一半都是屬于邏輯0才可認定接收到的是起始位?？梢愿鶕o定的系統時鐘（晶振時鐘）和要求的波特率算出波特率分頻因子，算出的波特率分頻器的分頻數。 　?。?）傳輸速率較低，在異步傳輸時，波特率≤20Kbps。 　　CTS DCE允許DTE發(fā)送（Clear To Send），該信號是對RTS信號的回答。 　　1個信號地線：SG。例如，只有當DSR和DTR都處于有效（ON）狀態(tài)時，才能在DTE和DCE之間進行傳送操作。 　?。?）數據發(fā)送與接收線： 　　發(fā)送數據(Transmitted dataTxD)——通過TxD終端將串行數據發(fā)送到MODEM，(DTE→DCE)。 　　接收線信號檢出(Received Line detectionRLSD)——用來表示DCE已接通通信鏈路，告知DTE準備接收數據。 　　允許發(fā)送（Clear to sendCTS）——用來表示DCE準備好接收DTE發(fā)來的數據，是對請求發(fā)送信號RTS的響應信號。 　　這兩個信號有時連到電源上，一上電就立即有效。隨著設備的不斷改進，出現了代替DB25的DB9接口，現在都把RS232接口叫做DB9。主要特點符合所有的RS232C技術標準 　　只需要單一 +5V電源供電 　　片載電荷泵具有升壓、電壓極性反轉能力，能夠產生+10V和10V電壓V+、V 　　功耗低，典型供電電流5mA 　　內部集成2個RS232C驅動器 　　內部集成兩個RS232C接收器 　　高集成度，片外最低只需4個電容即可工作。 　　8腳（R2IN）、9腳（R2OUT）、10腳（T2IN）、7腳（T2OUT）為第二數據通道。功能是產生+12v和12v兩個電源，提供給RS232串口電平的需要。有源晶振的輸出端與FPGA的IO接口對應關系如表2所示。開發(fā)板上提供如圖26所示的10針插座，其每個插針的信號定義見表1。1 一個SD卡接口模塊。1 IIC接口的EEPROM存儲器模塊。 基于SPI或IIC接口的音頻CODEC模塊。 RTC，提供系統實時時鐘。上述的這些資源模塊既可以滿足初學者入門的要求，也可以滿足開發(fā)人員進行二次開發(fā)的要求。 EP1C12核心板具有JTAG調試接口、50MHz高精度時鐘源等可用資源，因此對于設計和仿真都提供了較好的條件。而MAX232芯片是美信公司專門為電腦的RS232標準串口設計的單電源電平轉換芯片，所以電平轉換部分就是用MAX232實現的?！?（3）VHDL語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。． 圖2 UART數據帖格式 UART工作原理UART 接收器在工作時,信號檢測器一直監(jiān)視RxD 線上的電平,當RxD 線上出現低電平時, 通知串行接收控制器有數據需要接收,此時接收控制器啟動移位寄存器、波特率發(fā)生器和數據位計數器. 在波特率時鐘的驅動下移位寄存器將RxD 線上的電平值依次移入內部寄存器,當計數器的計數值達到10 時表示一幀數據接收完成,這時接收控制器產生數據接收完成中斷,并從接收的數據幀中提取出數據并鎖存,供后續(xù)模塊使用.U ART 發(fā)送器在工作時,發(fā)送信號檢測器一直監(jiān)視發(fā)送請求信號是否有效, 若檢測發(fā)送請求信號有效,則發(fā)送信號檢測器停止接收發(fā)送請求. 發(fā)送請求信號傳到串行發(fā)送控制器后, 控制器啟動發(fā)送移位寄存器、波特率發(fā)生器和數據位計數器, 在波特率時鐘的驅動下, 發(fā)送移位寄存器先發(fā)送一位起始位( 邏輯0) , 然后將待發(fā)送的并行數據從最低位開始逐位發(fā)出,數據發(fā)送完后, 再發(fā)送一位停止位( 邏輯1)?？梢蕴幚碛嬎銠C與外部串行設備的同步管理問題。將計算機外部來的串行數據轉換為字節(jié)，供計算機內部使用并行數據的器件使用。因為計算機內部采用并行數據，不能直接把數據發(fā)到Modem，必須經過UART整理才能進行異步傳輸，其過程為：CPU先把準備寫入串行設備的數據放到UART的寄存器（臨時內存塊）中，再通過FIFO（First Input First Output，先入先出隊列）傳送到串行設備，若是沒有FIFO，信息將變得雜亂無章，不可能傳送到Modem。本文設計一利用FPGA實現的通用異步收發(fā)器UART，能實現與PC機之間的串口通信。串行外設用到的RS232C異步串行接口，一般采用專用的集成電路即UART實現。因此，FPGA的使用非常靈活。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用。目前FPGA的品種很多，有XILINX的XC系列，TI公司的TPC系列、ALTERA公司的FIEX系等。5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 FPGA的基本特點主要有：1）采用FPGA設計ASIC電路，用戶不需要投片生產，就能得到合用的芯片。在應用中，異步的串行數據通信用得較多，而通用異步收發(fā)器在其中扮演著重要角色：完成數據的串并轉換，即把并行數據按照通信波特率轉化為通信協議中規(guī)定的串行數據流，也可從串行數據流中取出有用數據轉變?yōu)椴⑿袛祿? 通用異步收發(fā)器(Universal Asychronous Receiver Transmitter，UART)是雷達中常用的器件類型，多用于全機監(jiān)測、指令發(fā)送接收、狀態(tài)傳遞、鍵盤顯示操作以及控制等等。但是，隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。本設計對于深入理解串口的工作原理和理解FPGA的工作流程具有啟示意義，并通過設計的過程FPGA的應用能力和系統綜合設計能力將得到加強。FPGA/CPLD器件與單片機、ARM等器件不同，內部沒有集成UART，因此要實現串行通信，必須要獨立開發(fā)UART模塊。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。第35頁 （共37頁）、發(fā)展趨勢及存在的主要問題在嵌入式系統中，嵌入式CPU往往要通過各種串行數據總線與“外界”進行通信。 FPGA 采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可配置邏輯模塊CLB （Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 可以說，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。加電時，FPGA芯片將EPROM中數據讀入片內編程RAM中，配置完成后，FPGA進入工作狀態(tài)。這樣，同一片FPGA，不同的編程數據，可以產生不同的電路功能。UART允許在串行鏈路上進行全雙工的通信。使用Verilog將UART的核心功能集成，從而使整個設計更加緊湊、穩(wěn)定且可靠。（4）用modelsim仿真總結2 UART原理介紹 UART結構和工作原理UART:Universal Asynchronous Receiver/Transmitter，通用異步接收/發(fā)送裝置，UART是一個并行輸入成為串行輸出的芯片，通常集成在主板上，多數是16550AFN芯片。作為接口的一部分，UART還提供以下功能：將由計算機內部傳送過來的并行數據轉換為輸出的串行數據流。處理由鍵盤或鼠標發(fā)出的中斷信號（鍵盤和鼠標也是串行設備）。UART 內部配置有寄存器，可以配置實現數據位數（5～8 位）可選、是否有校驗位和校驗的類型等設置。　 （2）VHDL豐富的仿真語句和庫函數，使得在任何大系統的設計早期就能查驗設計系統的功能可行性，隨時可對設計進行仿真模擬。RS─232C 是與RS49RS42RS422和RS485 并列的一種UART ( universal asynchronous receiver / transm itter)接口標準規(guī)范和總線標準規(guī)范. 這