【正文】 個(gè)系統(tǒng)基本上是由三大部分模塊組成：它們分別為數(shù)據(jù)采集部分、數(shù)據(jù)處理部分和數(shù)據(jù)顯示部分。在本方案中，把 LCD和鍵盤(pán)處理電路全 部交給單片機(jī)進(jìn)行管理。然后處理器從存儲(chǔ)器中讀出數(shù)據(jù)，直接以數(shù)字信號(hào) (顯示器為液晶的時(shí)候 )的形式，送到相應(yīng)的顯示器中進(jìn)行顯示波形。并且對(duì)硬件電路進(jìn)行了調(diào)試。故將設(shè)計(jì)目標(biāo)定位于帶寬在 100M左右的數(shù)字存儲(chǔ)示波器。分別調(diào)試完成之后，就進(jìn)行系統(tǒng)的集成。這之后，就可以進(jìn)行軟硬件設(shè)計(jì)了。 系統(tǒng)整體設(shè)計(jì)流程圖 開(kāi)始設(shè)計(jì)一個(gè)系統(tǒng)的時(shí)候，第一步是撰寫(xiě)整個(gè)系統(tǒng)的方案。而驗(yàn)證的話就需要用戶(hù)花費(fèi)大量的時(shí)間去完 成。使仿真既包含門(mén)延時(shí)，又 包含線延時(shí)信息。 ③ 綜合，綜合就是行為或者功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)換成低層次門(mén)級(jí)電路的網(wǎng)表。它是利用這些輸入去描述一個(gè)電路的功能。 FPGA 發(fā)展歷程及現(xiàn)狀 從 Xilinx公司推出了世界上第一片 FPGA(現(xiàn)場(chǎng)可編程邏輯芯片 )， FPGA已經(jīng) 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 7 歷幾十年的發(fā)展。如果是 C語(yǔ)言程序，首先是 C語(yǔ)言編譯器將程序編譯成匯編語(yǔ)言源程序，然后送到匯編器里面進(jìn)行匯編，匯編后產(chǎn)生 COEF格式的目標(biāo)代碼，再用連接器進(jìn)行連接，生成 DSP上可以執(zhí)行的 COEF格式的目標(biāo)代碼。開(kāi)發(fā)過(guò)程的時(shí)候，所有程序都是從硬件調(diào)試到初始化程序和應(yīng)用程序都在 CCS中進(jìn)行開(kāi)發(fā)。同時(shí) DSP 的價(jià)格也大幅度下降，使得 DSP 芯片不僅在高端的通信、計(jì)算機(jī)領(lǐng)域大顯身手，而且在低端的家用電器等方面 DSP 也是應(yīng)用越來(lái)越廣泛。再加上 CMOS 工藝的誕生，使得 DSP 芯片的集成度性能都得到空前的提高 ，其存儲(chǔ)容量和運(yùn)算速度也成倍提高，其應(yīng)用范圍逐步擴(kuò)大到通信、計(jì)算機(jī)領(lǐng)域。它把編譯、匯編、鏈接等工具集成在一起，用一條命令即 可完成全部的匯編工作。其中典型的如 TMS320C4X 和 SDSP2106X，它們可以通過(guò)通信口和全局總線插座，將若干個(gè)模塊 安裝在母板上，方便地組成多處理器系統(tǒng)。 FPGA的使用非常靈活，同一片 FPGA 通過(guò)不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。 圖 22 數(shù)字示波器工作原理框圖 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 5 第 3 章 DSP 處理器和 FPGA 的開(kāi)發(fā)過(guò)程簡(jiǎn)介 DSP 在數(shù)字圖像處理，音頻信號(hào)處理等方面有著非常廣泛的應(yīng)用。數(shù) 字存儲(chǔ)示波器可以采用實(shí)時(shí)采樣 , 每隔一個(gè)采樣周期采樣一次 , 可以觀察非周期信號(hào)川。該示波器首先對(duì)模擬信號(hào)進(jìn)行高速采樣以獲得相應(yīng)的數(shù)字 數(shù)據(jù)并存儲(chǔ) , 存儲(chǔ)器中儲(chǔ)存的數(shù)據(jù)用來(lái)在示波器的屏幕上重建信號(hào)波形 。許多快速移動(dòng)的亮點(diǎn)融合到一起，形成實(shí)心的線條。電壓作用于這些垂直偏轉(zhuǎn)板，引起亮點(diǎn)在屏幕中移動(dòng) 。當(dāng)電子束水平掃過(guò)顯示器時(shí)，信號(hào)的電壓是 電子束發(fā)生上下偏轉(zhuǎn)，跟蹤波形直接反映到屏幕上。下面對(duì)這兩種示波器的工作原理作簡(jiǎn)要的介紹。包括示波器的帶寬、存儲(chǔ)深度，尤其是存儲(chǔ)深度有待進(jìn)一步提高，同時(shí) DSP的存儲(chǔ)器容量也有待提高。本文只是完成了硬件平臺(tái)的部分驅(qū)動(dòng)程序。 本文已經(jīng)完成了示波器硬件平臺(tái)的搭建，對(duì)前端模擬電路的某些部分做了一下改進(jìn)，觸發(fā)電路部分拋棄了傳統(tǒng)的模擬觸發(fā)方式，采用了全數(shù)字化的觸發(fā)方式。本文進(jìn)行了底層硬件平臺(tái)的研究設(shè)計(jì)、少量的軟件驅(qū)動(dòng)程序的設(shè)計(jì)和示波器的常用算法的研究工作。 FPGA是復(fù)雜可編程邏輯器件，它具有速度快、穩(wěn)定性高、設(shè)計(jì)靈活和價(jià)格低廉等許多優(yōu)點(diǎn) 。通過(guò)與高校實(shí)驗(yàn)室的技術(shù)與科研的交流與合作，加強(qiáng)研發(fā)團(tuán)隊(duì)的科研水平，進(jìn)一步提高產(chǎn)品的競(jìng)爭(zhēng)力。面對(duì)這樣的行業(yè)需求，所以國(guó)內(nèi)示波器生產(chǎn)企業(yè)把產(chǎn)品性能設(shè)定在 20MHz 帶寬、100MSa／ s 采樣率。在 2020 年下半 年推出幾種新型數(shù)字存儲(chǔ)示波器，其中 600MHz 和 1GHz 兩種帶寬的示波器采用了安捷倫最新一代 MegaZoom 專(zhuān)利技術(shù)，具有最深的存儲(chǔ)器和最多的集成通道數(shù)以及業(yè)內(nèi)領(lǐng)先的波形觀察能力。這樣，輸入信號(hào)變化，立即就可以看到顯示的變化。本章主要對(duì)示波器的國(guó)內(nèi)外發(fā)展現(xiàn)狀和本文所做的研究工作做簡(jiǎn)要的介紹。然后把 AD轉(zhuǎn)換 后的數(shù)據(jù)送到 FPGA中，并把數(shù)據(jù)保存到 FPGA中的 FIFO中， FPGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測(cè)、時(shí)基電路等。 從各個(gè)方面考慮，選用了 DSP、 FPGA和單片機(jī)的方案來(lái)設(shè)計(jì)整個(gè)系統(tǒng)。 ～ 書(shū)寫(xiě)設(shè)計(jì)說(shuō)明書(shū) ～ 在指導(dǎo)老師的幫助下進(jìn)行修改， 進(jìn)一步完善初稿最終完成設(shè)計(jì)。模擬信號(hào)通過(guò) AID轉(zhuǎn)換器將信號(hào)輸入給 FPGA， FPGA根據(jù)相關(guān)指令進(jìn)行數(shù)據(jù)存儲(chǔ)至 RAM或?qū)?shù)據(jù)從 RAM讀出送給 D／ A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)輸出。將所存儲(chǔ)的信號(hào)通過(guò)數(shù)／模轉(zhuǎn)換器 AD767轉(zhuǎn)換，用一臺(tái)普通示波器顯示。 二 、課題研究的主要內(nèi)容： 本設(shè)計(jì)的數(shù)據(jù)采集采用高速模／數(shù)轉(zhuǎn)換器 ADl674(A／ D)，直接用 FPGA準(zhǔn)確定時(shí)控制 ADC的采樣速率，實(shí)現(xiàn)整個(gè)頻段的全速采樣。數(shù)字存儲(chǔ)示波器 (DS0)是模擬示波器技術(shù)、數(shù)字化測(cè) 量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，它主 要以微處理器、數(shù)字存儲(chǔ)器、 A／ D轉(zhuǎn)換器和 D／ A轉(zhuǎn)換器為核心，輸入信號(hào)首先經(jīng) A／ D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，然后存儲(chǔ)在 RAM中，需要時(shí)再將 RAM中的內(nèi)容讀出，經(jīng) D／ A轉(zhuǎn)換器恢復(fù)為模擬信號(hào)顯示在示波器上，或者通過(guò)接口與計(jì)算機(jī)相連對(duì)存儲(chǔ)的信號(hào)作進(jìn)一步處理，這樣可大大改進(jìn)顯示特性，增強(qiáng)功能，便于控制和智能化。 整個(gè)系統(tǒng)采用單通道的方式， 信號(hào)進(jìn)來(lái)首先經(jīng)過(guò)前端的調(diào)理電路把信號(hào)電壓調(diào)整到 AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。數(shù)據(jù)的存儲(chǔ)采用雙口 RAM(UT62256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用 FPGA控制 RAM的地址線。 四、 主要參考文獻(xiàn)： [1]楊剛、 龍海燕．現(xiàn) 代電子技術(shù)一 VHDL 與數(shù)字系統(tǒng)設(shè)計(jì) [M]．北京：電子工業(yè)出版社 ． 2020． [2]侯伯亨、 顧新． VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) [M]．西安：兩安電子科技人學(xué)． 1999． [3]潘松下、國(guó)棟 帥 ． L 實(shí)用教程 [M]．成都：成都電子科技大學(xué)出版社 ． 2020． [4]潘松下、 黃繼業(yè) ． EDA 技術(shù)實(shí)用教程 [M]北京：科學(xué)出版社 ． 2020． [5]王振紅． VHDL 數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程 [M]．北京機(jī)械工業(yè)出版社 ． 2020． 學(xué) 生（簽名） 2020年 5月 7日 指 導(dǎo) 教師（簽名） 2020年 5月 10日 教研室主任（簽名 ） 2020年 5月 10日 系 主 任（簽名 ） 2020年 5月 12日 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告 設(shè)計(jì)（論文題目） 基于 FPGA技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì) 一 、選題的背景和意義： 高速數(shù)字化采集技術(shù)和 FPGA技術(shù)的發(fā)展已經(jīng)對(duì)傳統(tǒng)測(cè)試儀器產(chǎn)生了深刻的影響。這種設(shè)計(jì)方案在高速數(shù)據(jù)采集上具 有很多優(yōu)點(diǎn)，如體積小、功耗低、時(shí)鐘頻率高、內(nèi)部延時(shí)小、全部控制邏輯由硬件完成等，另外編程配置靈活、開(kāi)發(fā)周期短、利用硬件描述語(yǔ)言來(lái)編程，可實(shí)現(xiàn)程序的并行執(zhí)行，這將會(huì)大大提高系統(tǒng)的性能，有利于在系統(tǒng)設(shè)計(jì)和現(xiàn)場(chǎng)運(yùn)行后對(duì)系統(tǒng)進(jìn)行修改、調(diào)試、升級(jí)等。并且互不影響，解決了高速存儲(chǔ)和讀取的問(wèn)題。由垂直分辨率大于或等于 32點(diǎn)／ div可失 NA／ D、 D／ A轉(zhuǎn)換器至少 8位，系統(tǒng)選用 AD976(16位 A／ D 轉(zhuǎn)換器 )和 AD669(16 位 D／ A轉(zhuǎn)換器 )，由于受 PLC I／ OH 數(shù)量的影響， AD976和 DA669使用其中 13位， RAM選 HM6264(64k)，時(shí)鐘采用 125kHz， PLC選用 EPFl0K10LC84— 3。 ～ 根據(jù)框架內(nèi)容完成設(shè)計(jì)論文初稿。本文針對(duì)數(shù)字存儲(chǔ)示波器的設(shè)計(jì)進(jìn)行了深入的研究，旨在研制出 100MHz帶寬的數(shù)字存儲(chǔ)示波器。調(diào)節(jié)后的信號(hào)再送到 AD變換電路里面完成信號(hào)的數(shù)字化。 關(guān)鍵詞 ： DSP； FPGA； LCD； 單片機(jī)；數(shù)字存儲(chǔ)示波器 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 ABSTRACT Digital storage oscilloscopes play an important role in the field of instrumentation， it has a wide range of applications， the development of the oscilloscope has a very important theoretical and practical significance． In this paper, we have do a lot of work to the design of digltal storage oscilloscope． The goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscope． Considereing from various aspects， we select DSP,FPGA and microcontroller to design the whole system． The whole system is single channel． The signa that e in from the first frontend have been changed a fit voltage which put into a voltage signal AD． Frontend circmts here mainly are posed of by signal attenuation and signal amplifier circuit． After the frontend,the signals have changes the digital signal the by AD circuit． This data has been sent to FPGA， the data is saved to the FIFO in the FPGA． The main circuit in the FPGA， including FIFO， the trigger system， the peak detection circuit， timeased circuit， and so on． At the same time， the use of FPGA makes the design more flexible， and easier to upgrade， for example， it is possible to expand extemal circuit of oscilloscopes． KEY WORDS： DSP,FPGA， LCD ， microcontroller,digital storage oscilloscope 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 1 第 1 章 前言 示波器應(yīng)用非常廣泛，包括工業(yè)、軍事、科研、教育領(lǐng)域都有很大的應(yīng)用。比如 HP 公司推出的 54600B 系列數(shù)字示波器克服這個(gè)更新速率慢的問(wèn)題。同時(shí)泰克公司宣布的 DP04000 數(shù)字熒光示波器，該系列示波器系列擁有350MHz1GHz 的帶寬，率先提供了突破性的 Wave Inspector 技術(shù)。一般 20MHz 的帶寬可以滿足很多人的需求。但是我國(guó)手持?jǐn)?shù)字存儲(chǔ)示波器的生產(chǎn)企業(yè)在其產(chǎn)品的研發(fā)過(guò)程中，除了有自己的獨(dú)立研發(fā)中心外，同時(shí)也與國(guó)內(nèi)高校進(jìn)行資源整合，例如