【正文】 … ………. 17 DSP 部分的硬件設(shè)計(jì) …………………………………… … …… ……… 24 第 6 章 系統(tǒng)軟件設(shè)計(jì) ………………………………… … … ………… … .29 系統(tǒng)初始化 ……………………………………………… ……… ……… 29 數(shù)據(jù)處理的相關(guān)算法 …………………………………… ……… ……… 33 波形顯示程序 …………………………………………… ……… ……… 35 第 7 章 結(jié)束語(yǔ) …………………………………………… …… …………… .37 答謝辭 參考文獻(xiàn) 摘要 數(shù)字存儲(chǔ)示波器在儀器儀表領(lǐng)域中占有重要的地位，應(yīng)用范圍相當(dāng)廣泛，所以對(duì)示波器的研制有重要的理論和實(shí)際意義。本文采用基于 FPGA的方式進(jìn)行數(shù)據(jù)采集、數(shù)據(jù)處理等功能的設(shè)計(jì)。這種 DSO中看到的波形 是由采集到的數(shù)據(jù)經(jīng)過(guò)重構(gòu)后得到的波形，而 是加到輸入端上信號(hào)的波形。 ～ 祥 實(shí)相關(guān)論點(diǎn)、論據(jù)，準(zhǔn)備畢業(yè)設(shè)計(jì)的答辯。例如Tektronix 公司的 TDS684A 型 4 通道 1GHz 的數(shù)字示波器采用了獲專利的數(shù)字實(shí)時(shí)取樣技術(shù)，并增加了轉(zhuǎn)換率觸發(fā)和建立與保持觸發(fā)功能。DSP和 FPGA都是現(xiàn)在非常流行的，其性價(jià)比也是非常的高。整個(gè)系統(tǒng) LCD的更新速度有點(diǎn)慢，需要不斷改進(jìn)提高這個(gè)系統(tǒng) 顯示的更新速度。 圖 21給出了模擬示波器的 體系結(jié)構(gòu) 圖。FPGA 在通信、數(shù)據(jù)處理、網(wǎng)絡(luò) 、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 6 DSP 處理器的具體開發(fā)流程 對(duì)于 DSP開發(fā)來(lái)說(shuō)，可以根據(jù)不同情況來(lái)決定是否要選擇操作系統(tǒng)。 ② 功能仿真，功能仿真就是利用相關(guān)仿真工具對(duì)相關(guān)電路進(jìn)行功能級(jí)別仿真，也就是說(shuō)對(duì)你的輸入設(shè)計(jì)的 邏輯功能進(jìn)行相關(guān)的模擬測(cè)試。對(duì)整個(gè)系統(tǒng)如何實(shí)現(xiàn)應(yīng)該有個(gè)詳細(xì)的了解。調(diào)試的電路結(jié)果基本上達(dá)到了當(dāng)初所想要達(dá)到的指標(biāo)。比如像濾波 、傅立葉變換等，同時(shí)負(fù)責(zé)波形重建，波形重建這里主要會(huì)采用內(nèi)插算法來(lái)重建波形。其實(shí)系統(tǒng)元器件 己定制的系統(tǒng)性能指標(biāo)選擇能夠滿足要求的元件。圖 52是一個(gè)典型的信號(hào)衰減電路。整個(gè)放大電路如圖 。圖中信號(hào)從端輸入， INPUTCLK為 AD采樣時(shí)鐘，這里它頻率恒為100MHz，這樣做的好處是用戶在選擇不同的時(shí)基頻率時(shí)不是直接對(duì) AD頻率去進(jìn)行控制，因?yàn)?AD頻繁地切換時(shí)。一直觸發(fā)信號(hào)的到來(lái)。斷電后，因?yàn)?FPGA內(nèi)部采用的是 SRAM工藝，所以不能本身不能進(jìn)行數(shù)據(jù)的保存。這里 FIFO是一個(gè)先進(jìn)先出的存儲(chǔ)器，因?yàn)樗鼪]有地址線，所以操作起來(lái)也很方便，同時(shí)利用它可同時(shí)進(jìn)行讀寫操作的事實(shí)，使得預(yù)觸發(fā)電路設(shè)計(jì)變得更加容易。 ④觸發(fā)電路及觸發(fā)模式 該觸發(fā)系統(tǒng)電路主要包括觸發(fā)源選擇、觸發(fā)比較、預(yù)觸發(fā)等，具體結(jié)構(gòu)圖如圖圖 510所示。同時(shí)在這里要對(duì)數(shù)字存儲(chǔ)示波器的頻率有所了解，它與模擬示波器的時(shí)基電路的工作原理是不同的。然后再寫入最大、最小值存儲(chǔ)器。 HD61202內(nèi)藏64X64=4096位顯示 RAM， RAM中每位數(shù)據(jù)對(duì)應(yīng) LCD屏上一個(gè)點(diǎn)的亮、暗狀態(tài)。電路圖如圖 53 534所示。 圖 520 DSP的調(diào)試電路 電源 、晶振及復(fù)位電路模塊 電源電路設(shè)計(jì)也是任何系統(tǒng)設(shè)計(jì)中都會(huì)碰到，一般一個(gè)系統(tǒng)中有好幾種不同的電壓。自動(dòng)上電復(fù)位對(duì)于 DSP。這里的初始化主要包括下面幾個(gè)過(guò)程： ① 對(duì)串口控制寄存器的相關(guān)位置 0，是串口復(fù)位 ② 按照系統(tǒng)的相關(guān)要求，對(duì) MCBSP進(jìn)行編程配置。對(duì)串口控制寄存器的相關(guān)位置 0，串口復(fù)位 stm spcrl 0， spsa0； stm 0000h， spsd0 stm spcr20， spsa0 stm0000h， spsd0；發(fā)送復(fù)位按照系統(tǒng)的相關(guān)要求，對(duì) MCBSP進(jìn)行編程配置 stm spcrl0， spsa0 stm 06h， spsd0； stm stm stm stm spcr20， spsa0 200h， spsd0； r,cr0， spsa0 ； oeh， spsd0 stm stm stm stm stm stm rcr 1 0， spsa0 0040h， spsd0 rcr20， spsa0 4h， spsd0； xcrl0， spsa0 ；發(fā)送 0040h， spsd0； stm xcr20， spsa0 ；發(fā)送 stm 4h， spsd0 等待 2個(gè)時(shí)鐘周期，保證內(nèi)部同步 NOP： NOP： 因?yàn)榈谝徊绞鞘勾趶?fù)位，所以這里要對(duì)串口使能 stm spcrl 0， spsa0； stm 07h， spsd0 stm spcr20， spsa0 strn 201h， spsd0；打開緩沖串口 液晶的初始化 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 32 其實(shí)對(duì)液晶的顯示工作，主要是理解液晶顯示的初始指令，也就是靈活運(yùn)行這些指令來(lái)實(shí)現(xiàn)圖形的顯示，這些指令一般比較簡(jiǎn)單，拿 MGLSl6294來(lái)說(shuō)。下面對(duì)幾個(gè)重要的初始化過(guò)程作一下介紹。同時(shí)可以給 DSP提供復(fù)位信號(hào)。 圖 520是 DSP的調(diào)試電路。 LCD接口電路原理如圖 519所示?？焖僮x訪問(wèn)時(shí)間 SST39VFl60為 70ns和 90ns。從第二個(gè)采樣時(shí)鐘開始后，最大、最小值寄存器的輸出數(shù)據(jù)分別輸入到兩個(gè)比較器中，作為比較器的輸入信號(hào)。該模塊的工作過(guò)程可以分為五個(gè)階段：復(fù)位、開始寫入 FIFO、預(yù)采樣、正式采樣和數(shù)據(jù)的提取 。I/O存儲(chǔ)器存放與映象外圍接口相關(guān)的數(shù)據(jù)，也可以作為附加的數(shù)據(jù)存儲(chǔ)空間使用。具體連接見圖 59所示： 圖 59 FPGA的配置 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 20 FPGA內(nèi)部邏輯電路的設(shè)計(jì)與實(shí)現(xiàn) 整個(gè) FPGA內(nèi)部邏輯電路圖的設(shè)計(jì)如圖 517所示。 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 18 圖 58 FPGA外圍電路的電源和晶振電路 FPGA 的配置 FPGA的配置下載方式：主動(dòng)配置方式 (AS)和 JTAG配置方式。就使得讀時(shí)鐘和寫始終一致。本系統(tǒng)保護(hù)電路由二極管鉗位電路來(lái)完成。該信號(hào)就需要輸入到放大器中進(jìn)行放大，以提高系統(tǒng)對(duì)被測(cè)信號(hào)的分辨率并降低噪聲對(duì)其的影響。其實(shí)這種衰減本質(zhì)上是為一個(gè)平衡電橋。這里鍵盤和 LCD模塊是用來(lái)進(jìn)行輸入控制和輸出顯示。數(shù)據(jù)采集部分完全由 FPGA來(lái)進(jìn)行控制，DSP只負(fù)責(zé)數(shù)據(jù)的后期處理，系統(tǒng)其他功能由單片機(jī)來(lái)實(shí)現(xiàn)。并從成本等方面考慮，整個(gè)示波器系統(tǒng)只做了一個(gè)通道。 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 8 第 4 章 整體設(shè)計(jì)方案 在數(shù)字存儲(chǔ)示波器的設(shè)計(jì)中主要分為兩大部分：硬件設(shè)計(jì)和軟件設(shè)計(jì)。從最初的一千多可利用門，發(fā)展到 90年代的幾十萬(wàn)個(gè)可利用門，到 十一世紀(jì)又陸續(xù)推出了幾千萬(wàn)門的 單片 FPGA芯片。 90 年代突飛猛進(jìn)。它以其專門的硬件乘法器，特殊的信號(hào)處理指令使得它高速的運(yùn)算速度比最快的 CPU 還快上好幾十倍。信號(hào)也經(jīng)過(guò)觸發(fā)系統(tǒng)，啟動(dòng)或觸發(fā)水平掃描。 同 時(shí)對(duì)示波器所要使用到的相關(guān)算法進(jìn)行了相關(guān)的研究。 本文所做的研究工作 DSP是 16位的 RISC處理器，高性能、低功耗是其顯著特點(diǎn)。 數(shù)字存儲(chǔ)示波器的發(fā)展概況 以前的數(shù)字示波器的屏 幕更新速率慢，無(wú)實(shí)時(shí)采集能力。 步驟： 硬件電路的設(shè)計(jì)與調(diào)試 軟件的設(shè)計(jì)及調(diào)試 整體調(diào)試與測(cè)試 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 四、設(shè)計(jì)（論文）進(jìn)度安排： 時(shí) 間 工 作 內(nèi) 容 ～ 熟悉課題，明確任務(wù)要求，調(diào)研，收集資料。調(diào) 節(jié) 后的信號(hào)再送到 AD變換電路里面完成信號(hào)的數(shù)字化。 UT62256具有相互獨(dú)立的數(shù)據(jù)線、地址線、片選線和讀／寫控制線，它們可對(duì) RAM內(nèi)部的存儲(chǔ)單元分時(shí)進(jìn)行讀／寫操作。信號(hào)進(jìn)來(lái)首先經(jīng)過(guò)前端的調(diào)節(jié)電路把信號(hào)電壓調(diào)整到 AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。雖然，從市場(chǎng)需要來(lái)看， 20MHz 帶寬的數(shù)字存儲(chǔ)示波器產(chǎn)品在市場(chǎng)中占有很大的比例。 本文的目的是采用 FPGA+DSP+單片機(jī)來(lái)設(shè)計(jì)一個(gè) 100M(重復(fù)帶寬 )的數(shù)字示波器。示波器屏幕通常是陰極射線管（ CRT）。 最后 , 該示波器根據(jù)得到的信號(hào)參數(shù)繪制信號(hào)波形 , 并對(duì)被測(cè)信號(hào)進(jìn)行實(shí)時(shí)、 瞬態(tài)分析 , 以方便用戶了解信號(hào)質(zhì)量 , 快速準(zhǔn)確地進(jìn)行故障診斷。 目前各 DSP 芯片生產(chǎn)廠家已經(jīng)把以上列出的各開發(fā)工具集成在一起 ,構(gòu)成集成開發(fā)環(huán)境。同時(shí)可以縮短開發(fā)周期。此時(shí)應(yīng)該使用 FPGA廠商提供的實(shí)現(xiàn)與布局布線工具，根據(jù)所選芯片的型號(hào)，進(jìn)行芯片內(nèi)部功能單元的實(shí)際連接與映射。這樣在完成系統(tǒng)的軟件和硬件之后。本設(shè)計(jì)就采用這個(gè)架構(gòu)。這樣示 波器就能根據(jù)用戶鍵盤中設(shè)置的相關(guān)參數(shù)選用想要的讀寫時(shí)鐘。 然后按照被測(cè)信號(hào)的走向依次對(duì)圖中的每個(gè)部分中的每一個(gè)硬 件模塊進(jìn)行介紹，主要介紹各模塊的功能、工作原理、實(shí)現(xiàn)方法，以及具體實(shí)現(xiàn)的電路圖。考慮到信號(hào)輸入的頻帶寬度。圖 。本設(shè)計(jì) FIFO是做在 FPGA中，可以滿足性能要求。這樣完成一輪采樣， ADC停止工作并將這一消息反饋給 DSP。 這種方式在調(diào)試階段用的很多。把 FIFO芯片做在 FPGA中間。此階段如果觸發(fā)信號(hào)未到來(lái)，AD采樣來(lái)的數(shù)據(jù)寫入 FIFO的同時(shí)，數(shù)據(jù)也從 FIFO中讀出，并且 FIFO中的數(shù)據(jù)始終保持為預(yù)觸發(fā)深度， FIFO中存放的數(shù)據(jù)也都是新采樣進(jìn)來(lái)的數(shù)據(jù)；若觸發(fā)信號(hào)到來(lái)，就禁止 FIFO讀時(shí)鐘， FIFO的數(shù)據(jù)只寫不讀，當(dāng) FIFO寫滿后，系統(tǒng)就禁止寫時(shí)鐘，然后通知處理器從 FIFO中提取數(shù)據(jù)并進(jìn)行處理，處理完后送給 LCD進(jìn)行顯示。它由 100MHz的頻率分成 16種不同頻率，經(jīng)過(guò)分頻之后，然后送到一個(gè)選擇器里面。 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 24 峰值檢測(cè)電路的仿真時(shí)序圖 如 圖 515所示 。 3： GND系統(tǒng)地。整個(gè)單片機(jī)的電路設(shè)計(jì)如下所示：首先單片機(jī)通過(guò) 10腳和 11腳分別與 MAX232相連，進(jìn)行電平轉(zhuǎn)換，這樣就可以 和電腦相連，進(jìn)行串行通信了。它是整個(gè)系統(tǒng)能正常工作的保證。下面主要是介紹系統(tǒng)的初始化軟件和對(duì)波形的相關(guān)算法。這里是 McBSP被配置成 SPI方式。 MCBSP 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 31 和 CPU的通信有 3種方式，第一種就是每收到或者發(fā)送一個(gè)單元，置標(biāo)志位， CPU輪詢次標(biāo)志位。通常情況下系統(tǒng)初始化主要完成的工作有：完成 DSP中相關(guān)寄存器的配置，包括 DSP的 MCBSP初始化、 DSP的狀態(tài)和控制寄存器的配置；完成 DSP的程序和數(shù)據(jù)存儲(chǔ)空間的配置以及 DSP的時(shí)鐘發(fā)生器等的配置工作；對(duì)系統(tǒng)的 FLASH的初始化；對(duì)單片機(jī)的相關(guān)寄存器進(jìn)行配置；對(duì)液晶進(jìn)行復(fù)位，向液晶發(fā)初始化命令，清除液晶顯示緩沖區(qū)、初始化液晶模塊內(nèi)部寄存器等；顯示主界面；設(shè)置默認(rèn)的衰減／放大倍數(shù)；設(shè)置觸發(fā)產(chǎn)生電路的觸化字；初始化鍵盤掃描電路：初始化觸發(fā)電路 (包括對(duì) FIFO的清空處理等 )，其中包括觸發(fā)信號(hào)是來(lái)自內(nèi)部還是外部，上升沿還是下降沿觸發(fā)，自動(dòng)觸發(fā)還是單次觸發(fā)等；根據(jù)時(shí)基大小設(shè)置采樣時(shí)鐘的分頻比等。 ① 電源 本系統(tǒng)中有六種電源電壓： 5V、 、 +12v、 +3V、 +、 +5V。 DSP就支持 JTAG協(xié)議。 5： V0液晶驅(qū)動(dòng)控制電壓，用于 LCD對(duì)比度調(diào)整。整個(gè) DSP部分的硬件電路主要包括程序存儲(chǔ)器 FLASH模塊，數(shù)據(jù)存儲(chǔ)器 SRAM模塊，用于人機(jī)交互的鍵盤和 LCD模塊，電源模塊。 (2)模擬通道控制電路 數(shù)字存儲(chǔ)器的模擬通道部分不同于模擬示波器部分，它的控 制 全都由 DSP控制器進(jìn)行控制。 圖 511 觸發(fā)系統(tǒng)總電路圖 (1)示波器的三種觸發(fā)模式： 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 22 Ⅰ 、 Normal模式， Ⅱ 、 Auto模式 Ⅲ 、單次觸發(fā)模式 。 ② AD與 FIFO的連接 AD變換得到的二進(jìn)制數(shù)據(jù)送入 FIFO(先入先出存儲(chǔ)器 )中進(jìn)行緩沖。在做cyclone系列的系統(tǒng)的時(shí)候，一般情況下都會(huì)用 AS+JTAG兩種配置方式，這樣可以用 JTAG方式調(diào)試，經(jīng)過(guò)調(diào)試之后，確定程序正確之后，再利用主動(dòng)配置模式把程序 送 到 EPCS芯片里去。當(dāng)基本寫滿存儲(chǔ)器后，波形采樣就完成了。前端電路的工作情況基本上是這樣的： ADC是否工作是由 FPGA來(lái)控制的， 如果 FPGA使能 AD轉(zhuǎn)換器，則 ADC就開始進(jìn)行數(shù)據(jù)的采樣。其中 2腳是可以用來(lái)控制比較電平的大小。它工作的信號(hào)頻帶寬，可以控制直流到 300MHz的信號(hào)。下面分別來(lái)進(jìn)行介紹。比如這里選用的