基于fpga的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì)_畢業(yè)設(shè)計(jì)（論文）-全文預(yù)覽
【正文】 _WIDTH2:5]}。h0000。h0000。hzzzz。h028B。h028B。b1) begin if(z4[15]==139。h0000。hzzzz。hzzzz。 y4 = y3 {{3{x3[DATA_WIDTH1]}},x3[DATA_WIDTH2:3]}。 y4 = y3 + {{3{x3[DATA_WIDTH1]}},x3[DATA_WIDTH2:3]}。h0000。h0000。hzzzz。h09FB。h09FB。b1) begin if(z2[15]==139。h0000。hzzzz。hzzzz。 y2 = y1 {x1[DATA_WIDTH1],x1[DATA_WIDTH2:1]}。//y1 向右移一位且最高位不變 y2 = y1 + {x1[DATA_WIDTH1],x1[DATA_WIDTH2:1]}。h0000。h0000。hzzzz。h2020。h2020。b1) begin if(z0[15]==139。h0000。hzzzz。hzzzz。h4DBA) y0 = 1639。 end else if(ena==139。 y0=1639。 endcase end else begin phase_in_reg=1639。 //pi(當(dāng)前輸入為第三象限的相位角，故要減去 pi) 239。h4000。b1) begin case(phase_in[15:14]) 239。bz。b0。b1) begin if(count==439。b0000。 reg [1:0] quadrant[PIPELINE:0]。 reg [DATA_WIDTH1:0] x10,y10,z10。 reg [DATA_WIDTH1:0] x6,y6,z6。 reg [DATA_WIDTH1:0] x2,y2,z2。 reg puc_zc_cordic_flag。 //表示第 i 次旋轉(zhuǎn)后剩余未旋轉(zhuǎn)的角度 output puc_zc_cordic_flag。 input [DATA_WIDTH1:0] phase_in。 //定義數(shù)據(jù)位寬為 16 parameter PIPELINE=16。時(shí)，即 43? ，變換成第一象限角為 4? ，系數(shù)為1/4=，那么輸入的 16位相位角 phase_in = 0110_0000_0000_0000。然后建立 向量波形文件 （見工程），根據(jù)要求在 文件中編輯激勵(lì)信號(hào)。h000A 12 40961 1639。h00A2 8 2561 1639。h09FB 4 161 1639。 (3) 由前面規(guī)定我們選取 ??????? nnθ 21arctan，那么 nnn S ?? 2tan? 。由下列變換關(guān)系 α)π(ααπ)( α α)π( ααπ)( α s in2c o sc o sc o sc o s2s ins ins in?????????? 計(jì)算 ?sin 、 ?cos 時(shí)采用將 ? 轉(zhuǎn)換成銳角 ? 計(jì)算，然后在根據(jù) ? 是第幾象限來確定 ?sin 、 ?cos 的正負(fù)。已知角度，如何求： ?sin 、 ?cos 。寫成矩陣形式： ???????????? ?????????????? ???????? i ii ij j YXθ θθYXθθ θθYX 1t a n t a n1c o sc o ss in s inc o s (2) 如果假設(shè) ? 是由 n 個(gè) n? 角度疊加而成的，那么根據(jù)式 (2)得出每一步的疊加操作需要按照式 (3)操作。 CORDIC 算法在硬件電路的實(shí)現(xiàn)上只用到了加法器和移位器，這樣就大大節(jié)約了 FPGA 的資源，從而可以滿足設(shè)計(jì)者的要求。 復(fù)指數(shù) 1 引言 FPGA 以其靈活性和使用方便在現(xiàn)今的數(shù)字領(lǐng)域已經(jīng)得到了廣泛的應(yīng)用。 畢業(yè)設(shè)計(jì)論文 基于 FPGA 的復(fù)指數(shù)轉(zhuǎn)換模塊設(shè)計(jì) 摘要： 復(fù)指數(shù)運(yùn)算會(huì)運(yùn)用在許多通信數(shù)字處理領(lǐng)域中，例如 ofdm 系統(tǒng)的調(diào)制、加擾等。 FPGA。 復(fù)數(shù)的計(jì)算在數(shù)字領(lǐng)域尤其是數(shù)字通信領(lǐng)域是一種應(yīng)用非常廣泛的計(jì)算，如果用傳統(tǒng)的除法器、乘法器等計(jì)算方法，需要占用大量的 FPGA 資源，這樣就不能滿足設(shè)計(jì)者的要求，需要設(shè)計(jì)者考慮其他的算法實(shí)現(xiàn)這種類型的計(jì)算。 如圖 1 所示，將向量 ),Y(X ii 旋轉(zhuǎn) ? 角，得到一個(gè)新的向量 ),Y(X jj ，那么有： θYθXβ)(θRY θYθXβ)(θRX iij iij c o ss ins in s inc o sc o s ???? ???? (1) 式中 R 為圓周的半徑， ? 為旋轉(zhuǎn)角度。 3 CORDIC 算法的復(fù)數(shù)計(jì)算應(yīng)用 復(fù)指數(shù)可以表示為 ?je ，由歐拉恒等式 ??? cossine jj ?? 知，只要知道角度 ? ，就可以計(jì)算正余弦的值來表示這個(gè)復(fù)數(shù)。 θ)θ,B( sincos X Y O θ 4 復(fù)指數(shù)轉(zhuǎn)換模塊的 FPGA 實(shí)現(xiàn) 關(guān) 鍵問題分析 (1) 復(fù)數(shù) ??? cossine jj ?? ，其中 ?? 20 ?? 。 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 第幾象限 (2bit) 相位值 (14bit) 我們知道，用二進(jìn)制表示 210 ?? ?? 的小數(shù)點(diǎn)后第 1 為 0，所以我們表示相位值時(shí)從小數(shù)點(diǎn)第 2 位開始表示，這樣可以提高表示精度。h12E4 3 81 1639。h0145 7 1281 1639。h0014 11 20481 1639。 sin_out output 輸出正弦值 cos_out output 輸出余弦值 eps output 表示第 i 次旋轉(zhuǎn)后剩余未旋轉(zhuǎn)的角度 p_flag output 正余弦值輸出標(biāo)志 模塊詳細(xì)流程圖 5 仿真驗(yàn)證 根據(jù)以上分析編寫 模塊代碼，見附件。仿真結(jié)果得： sin_out = 0011_1111_1111_1110， cos_out = 0110_1110_1101_1100 仿真結(jié)果如下圖 圖 5 仿真結(jié)果圖 表 3 仿真結(jié)果分析 6??? 理論值 (第 1 位表示正負(fù) ) 仿真結(jié)果 誤差 ?ins 0100_0000_0000_0000 (1/2=) 0011_1111_1111_1110 () ?cos 0110_1110_1101_1001 ( ? ) 0110_1110_1101_1100 () 仿真二： 當(dāng)輸入相位角為 135176。 parameter DATA_WIDTH=16。 input ena。 //輸出余弦值 output [DATA_WIDTH1:0] eps。 reg [DATA_WIDTH1:0] eps。 reg [DATA_WIDTH1:0] x1,y1,z1。 reg [DATA_WIDTH1:0] x5,y5,z5。 reg [DATA_WIDTH1:0] x9,y9,z9。 reg [DATA_WIDTH1:0] x13,y13,z13。 //整型變量 always (posedge clk or negedge rst_n) //正余弦值輸出標(biāo)志控制（在使能信號(hào)拉高的第 16 個(gè)時(shí)鐘后） begin if(!rst_n) begin count=439。 end else if(ena==139。 //正余弦值輸出標(biāo)志置 1 end else begin puc_zc_cordic_flag=139。 end end else begin puc_zc_cordic_flag=139。 else if(ena==139。b01:phase_in_reg=phase_in 1639。h8000。 //3pi/2(當(dāng)前輸入為第四象限的相位角，故要減去 3pi/2) default:。h0000。h0000。 //define aggregate constant Xi=1/P=1/=(Xi=2^7*P=1639。 end else begin x0=1639。 z0=1639。 y1=1639。 end else if(ena==139。
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1