【正文】 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) I 摘 要 頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。 穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。 伴隨著集成電路 (IC)技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化 (EDA)逐漸成為重要的設(shè)計(jì)手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 EDA 的一個(gè)重要特征就是使用硬件描述語言 (HDL)來完成的設(shè)計(jì)文件， 它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大 多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，促進(jìn)了工程發(fā)展，在 電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。 本 文首先綜述了 EDA 技術(shù)的發(fā)展概況， FPGA/CPLD 開發(fā)的流程、優(yōu)缺點(diǎn)， VHDL 語言 ，MAX+pLUS II 簡介 ； 然后介紹了頻率測量的一般原理，接著使用 EDA 技術(shù)，用 VHDL 語言完成了數(shù)字頻率計(jì)系統(tǒng)的 軟件、硬件 設(shè)計(jì)工作 ； 最后介紹了 EDA 技術(shù)的前沿發(fā)展趨勢及 其展望 。 關(guān)鍵 詞 ： 電子設(shè)計(jì)自動(dòng)化 (EDA)； GW48 EDA 系統(tǒng) ； FPGA/CPLD； VHDL 語言 ； 數(shù)字頻率計(jì) ；頻率測量； 數(shù)碼管掃描顯示 ； 波形仿真 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) II Abstract Frequency is a basic parameter of electronics field， ’s a very important clock is very important in high performance electronics system， determining the syetem performance directly. Follows the integrated circuit (IC) technology development, the electronic design automation (EDA) is being the important design method gradually. The key character of EDA uses the design document which hardware description language (HDL) pletes, has received widespread acceptance in the electronic design domain. This article first summarized the EDA technology development survey, the FPGA/CPLD development flow, the good and bad points, the VHDL language history, development step and uses the EDA technology, has pleted the digital frequency meter system39。s project work with the VHDL language； Finally briefed in the EDA technology front trend of development and system development several experiences. Keywords: Electronic design automation (EDA)。GW48 EDA system。FPGA/CPLD。 VHDL language。 Digital cymometer。 Frequency measurement。Nixietube scanning demonstration。Profile simulation。 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) III 目 錄 引 言 .................................................................... 1 第 1章、 EDA 的發(fā)展歷程及其應(yīng)用 ............................................ 2 (EDA)發(fā)展概述 ...................................... 2 什么是電子設(shè)計(jì)自動(dòng)化 (EDA)................................... 2 EDA 的發(fā)展階段及特點(diǎn) ........................................ 2 、 EDA 的應(yīng)用 ................................................. 3 EDA的 FPGA/CPLD 的開發(fā) ....................................... 4 FPGA/CPLD 的介紹 ............................................ 4 基于 EDA 工具的 FPGA/CPLD 開發(fā)流程 ............................ 4 用 FPGA/CPLD 開發(fā)的優(yōu)缺點(diǎn) .................................... 5 VHDL 語言 ........................................................ 5 MAX+PLUS II 介紹 ................................................. 6 第 2章、數(shù)字頻率計(jì)的設(shè)計(jì) .................................................. 8 ................................................... 8 ................................................... 8 直接測頻法 ................................................. 8 多周期同步測頻法 ........................................... 9 .................................................. 10 ................................................ 11 第 3章、基于 EDA 的數(shù)字頻率計(jì)軟件設(shè)計(jì) ..................................... 12 ................................................ 12 .............................................. 13 測頻控制信號模塊 TESTCTL： ................................. 14 十進(jìn)制計(jì)數(shù)模塊 CNT10 ： .................................... 15 32 位鎖存模塊 REG32B： ..................................... 16 數(shù)碼顯示電路 ............................................... 17 ............................................ 18 第四章、基于 EDA 的數(shù)字頻率計(jì)硬件設(shè)計(jì) ..................................... 20 ........................................................ 20 .................................................... 21 第五章 結(jié)論 .............................................................. 22 第六章 展望 .............................................................. 23 參 考 文 獻(xiàn) .............................................................. 24 謝 辭 ................................................................... 25 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) 1 引 言 在 電子設(shè)計(jì)領(lǐng)域 中 ， EDA 技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體 ,以硬件語言為系統(tǒng)邏輯描述的主要方式 ,以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為 設(shè)計(jì)工具 ,通過有關(guān)的開發(fā)軟件 ,自動(dòng)完成用軟件設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的設(shè)計(jì) ,最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù) 。其設(shè)計(jì)的靈活性使得 EDA 技術(shù)得以快速發(fā)展和廣泛應(yīng)用。 本文以 Max + Plus Ⅱ軟件為設(shè)計(jì)平臺(tái) ,采用 VHDL 語言 實(shí)現(xiàn)數(shù)字頻率計(jì)的整體設(shè)計(jì) 本文介紹了使用 VHDL 語言設(shè)計(jì)數(shù)字頻率計(jì)的方法，并下載到 CPLD 中組成實(shí)際電路，這樣可以簡化硬件的開發(fā)和制造過程，而且使硬件體積大大縮小，并提高了系統(tǒng)的可靠性。同時(shí)在基本電路模塊基礎(chǔ)上，不必修改硬件電路，通過修改 VHDL 源程序，增加一些新功能，滿足不同用戶的需要，實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化 ，下面進(jìn)行一下詳細(xì)介紹 。 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) 2 第 1 章 、 EDA 的發(fā)展歷程及其應(yīng)用 (EDA)發(fā)展概述 什么是電子設(shè)計(jì)自動(dòng)化 (EDA) 在電子設(shè)計(jì)技術(shù)領(lǐng)域， 可編程邏輯器件 (如 PLD)的應(yīng)用，已有了很好的普及。這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來極大的靈活性。由于這類器件可以通過軟件編程而對其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程、乃至設(shè)計(jì)觀念?？v觀可編程邏輯器件的發(fā)展史，它在結(jié)構(gòu)原理、集成規(guī)模、下載方式、邏輯設(shè)計(jì)手段等方面的每一次進(jìn)步都為現(xiàn)代電子設(shè)計(jì)技術(shù)的革命與發(fā)展提供了不可或缺的強(qiáng)大動(dòng)力。隨著可編程邏輯器件集成規(guī)模不斷擴(kuò)大，自身功能的不斷完善和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)的提高，在現(xiàn)代電子系 統(tǒng)設(shè)計(jì)領(lǐng)域中的 EDA 便應(yīng)運(yùn)而生了。傳統(tǒng)的數(shù)字電路設(shè)計(jì)模式，如利用卡諾圖的邏輯化簡手段以及難懂的布爾方程表達(dá)方式和相應(yīng)的 TTL或 4000系列小規(guī)模集成芯片的堆砌技術(shù)正在迅速地退出歷史舞臺(tái)。 電子設(shè)計(jì)自動(dòng)化 (EDA)是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái) ， 根據(jù)硬件描述語言 HDL 完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局線、仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程 下載等工作。設(shè)計(jì)者的工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPGA/CPLD 器件，就可以得到最后的設(shè)計(jì)結(jié)果。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過程如同完成軟件設(shè)計(jì)一樣方便和高效。 EDA 的發(fā)展 階段及特點(diǎn) EDA 技術(shù)的發(fā)展始于 70 年代，至今經(jīng)歷了三個(gè)階段。 電子線路的 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )是 EDA 發(fā)展的初級階段，是高級 EDA 系統(tǒng)的重要組成部分。它利用計(jì)算機(jī)的圖形編輯、分析和存儲(chǔ)等能力，協(xié)助工程師設(shè)計(jì)電子系統(tǒng)的電路圖、印制電路板和集成電路板圖 ， 采用二 維圖形編輯與分析，主要解決電子線路設(shè)計(jì)后期的大量重復(fù)性工作，可以減少設(shè)計(jì)人員的繁瑣重復(fù)勞動(dòng)，但自動(dòng)化程度低，需要人工干預(yù)整個(gè)設(shè)計(jì)過程。這類專用軟件大多以微機(jī)為工作平臺(tái)，易于學(xué)用，設(shè)計(jì)中小規(guī)模電子系統(tǒng)可靠有效，現(xiàn)仍有很多這類專用軟件被廣泛應(yīng)用于工程設(shè)計(jì)。 80年代初期， EDA 技術(shù)開始技術(shù)設(shè)計(jì)過程的分析，推出了以仿真 (邏輯模擬、定時(shí)分析和故障仿真 )和自動(dòng)布局與布線為核心的 EDA 產(chǎn)品，這一階段的 EDA 已把三維圖形技術(shù)、窗口技術(shù)、計(jì)算機(jī)操作系統(tǒng)、網(wǎng)絡(luò)數(shù)據(jù)交換、數(shù)據(jù)庫與進(jìn)程管理等一系列計(jì)算機(jī)學(xué)科的最新成果引入電子設(shè)計(jì) ，形成了 CAE— 計(jì)算機(jī)輔助工程。也就是所謂的 EDA 技術(shù)中級階段。其主要特征是具備了自動(dòng)布局布線和電路的計(jì)算機(jī)仿真、分析和驗(yàn)證功能。 基于 EDA 的八位數(shù)字頻率計(jì)的設(shè)計(jì) 3 90 年代出現(xiàn)了以自動(dòng)綜合器和硬件描述語言為基礎(chǔ)，全面支持電子設(shè)計(jì)自動(dòng)化的ESDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化 )，即高級 EDA 階段 ， 也就是目前常說的 EDA。過去傳統(tǒng)的電子系統(tǒng)電子產(chǎn)品的設(shè)計(jì)方法是采用自底而上的程式，設(shè)計(jì)者先對系統(tǒng)結(jié)構(gòu)分塊，直接進(jìn)行電路級的設(shè)計(jì)。 EDA 技術(shù)高級階段采用一種新的設(shè)計(jì)概念 :自頂而下的設(shè)計(jì)程式和并行工程的設(shè)計(jì)方法，設(shè)計(jì)者的精力主要集中在所要電子產(chǎn)品的準(zhǔn)確定義上， EDA 系統(tǒng)去完成電子產(chǎn)品的系統(tǒng)級至物理級的設(shè)計(jì)。此