【正文】 度基于 EDA 的八位數(shù)字頻率計的設計 11 和準確度的新型頻標 。多周期 同步法精度較高的一種。目前，國內(nèi)外使用的測頻的方法有很多，有直接測頻法、內(nèi)插法、游標法、時間 — 電壓變化法、多周期同步法、頻率倍增法、頻差倍增法以及相位比 較法等等。 多周期同步測頻法還是沒能夠是時基信號與被測信號以及閘門信號三者同步，從而產(chǎn)生的時基信號的177。它在測頻時，閘門時間不是固定的，而是被測信號的 整數(shù)倍，即與被測信號保持同步，因此消除了對被測信號計數(shù)所產(chǎn)生的177。 1個數(shù)字誤差，在忽略 標準頻率信號自身誤差的情況下，測量精度為： 由上可知：直接測頻方法的優(yōu)點是：測量方便，讀數(shù)直接，在比較寬的頻 率范圍內(nèi)能夠獲得較高的測量精度。 基于 EDA 的八位數(shù)字頻率計的設計 9 標準頻率的準確度等于閘門時間的相對誤差 的準確度，即： 式中負號表示由Δ f0 引起的閘門時間的誤差為 Δ T 。設閘門寬度為 T，計數(shù)值為 N，則這種測 量方法的頻率測量值為： 測量誤差主要決定于閘門時間 T 和計數(shù)和計數(shù)器計得的數(shù)的準確度，因此， 總誤差可以采用分項誤差絕對值線性相加來表示，即： 其中， 是最大量化誤差的相對值， ， 的產(chǎn)生是由于測頻時，閘門的開啟時刻與計數(shù)脈沖之間的時間關系不相關造成的，即在相同的主門開啟時間內(nèi)，計數(shù)器所得的數(shù)并不一定相同。為了得到性能更好 的電子系統(tǒng)，科研人員在不斷地研究著頻率， CPU 就是用頻率的高低來評價其性能好壞，可見頻率在電子系統(tǒng)中是多么重要。 基于 EDA 的八位數(shù)字頻率計的設計 8 第 2 章 、 數(shù)字頻率計的設計 設計背影 隨著數(shù)字電路應用越來越廣泛，傳統(tǒng)的通用數(shù)字集成電路芯片已經(jīng)很難滿足 系統(tǒng)功能的要 求，而且隨著系統(tǒng)復雜程度的不斷增加，所需通用集成電路的數(shù)量呈爆炸性增長，使得電路板的體積迅速膨脹，系統(tǒng)可靠性難以保證。最后把芯片放到實際系統(tǒng)中進行驗證、測試。然后利用原理圖輸入方式或 文本輸入方式進行設計輸入 。它的器件系列從最初的 Max 系列到最新的 FLEXIOK系列，從 500 門到 10 萬門提供了滿足各種條件需要的一系列器件 MAX+pLUS II 結合各種系列器件的物理結構， 提供了各種的優(yōu)化措施，以在提高工作速度和資源利用率之間給以平衡。 VHDL 語言在硬件設計領域的作用將與 C 和 C++在軟件設計領域的作用一樣，在大規(guī)模數(shù)字系統(tǒng)的設計中，它將逐步取代如邏輯狀態(tài)表和邏輯電路圖等級別較低的繁瑣的硬件描述方法，而成為主要的硬件描述工具，它將 成為數(shù)字系統(tǒng)設計領域中所有技術人員必須掌握的一種語言。 （ 3） VHDL 語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分 解和已有設計的再利用功能。應 用 VHDL 進行工程設計的優(yōu)點是多方面的。除了含有許多具有 硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。 VHDL 語言 VHDL 是超高速集成電路硬件描述語言的英文字頭縮寫簡稱，其英文全名是 VeryHigh Speed Integrated Circuit Hardware Description Language。 早期的 FPGA 芯片不能實現(xiàn)存儲器、模擬電路等一些特殊形式的 電路。 FPGA/CPLD 設計方法也有其局限性 ，如 FPGA/CPLD 設計軟件一般需要對電路進行邏輯綜合優(yōu)化 ， 以得到易于實現(xiàn)的結果， 這使 最終設計和原始設計之間在邏輯實現(xiàn)和時延方面具有一定的差異。這里所謂的硬件仿真，是針對 ASIC 設計而言的。在綜合后， HDL 綜合器一般可生成 EDIF， XNF 或 VHDL 等格式的網(wǎng)表文件，它們從門級描述了最基本的門電路結構。因為此時的仿真只是根據(jù) VHDL 的語義進行的，與具體電路沒有關系。 基于 EDA 工具的 FPGA/CPLD 開發(fā)流程 FPGA/CPLD 的開發(fā)流程 :設計開始首先利用 EDA 工具的文本或圖形編輯器將設計者的設計意圖用文本方式 (如 VHDL， VerilogHDL 程序 )或圖形方式 (原理圖、狀態(tài)圖等 )表達出來。編程方法分為在編程器上編程和用下載電纜編程。其內(nèi)部資源是分段互聯(lián)的，因而延時不可預測，只有編程完畢后 才 能實際測量。 CPLD 是由 PAL ( Programmable Array Logic，可編程陣列邏輯 )或 GAL ( Generic Array Logic，通用陣列邏輯 )發(fā)展而來的。各行業(yè)對自己專用集成電路 (ASIC)的設計要求日趨迫切，現(xiàn)場可編程器件的廣泛應用，為 各行業(yè)的電子系統(tǒng)設計工程師自行開發(fā)本行業(yè)專用的ASIC 提供了技術和物質(zhì)條件。不言而喻， EDA 技術將迅速成為電子設計領域中的極其重要的組成部分。此階段 EDA 技術的主要特征是支持高級語言對系統(tǒng)進行描述，高層次綜合 (High Level Synthesis )理論得到了巨大的發(fā)展，可進行系統(tǒng)級的仿真和綜合。其主要特征是具備了自動布局布線和電路的計算機仿真、分析和驗證功能。它利用計算機的圖形編輯、分析和存儲等能力，協(xié)助工程師設計電子系統(tǒng)的電路圖、印制電路板和集成電路板圖 ， 采用二 維圖形編輯與分析，主要解決電子線路設計后期的大量重復性工作，可以減少設計人員的繁瑣重復勞動，但自動化程度低，需要人工干預整個設計過程。設計者的工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應用相應的 FPGA/CPLD 器件，就可以得到最后的設計結果?？v觀可編程邏輯器件的發(fā)展史，它在結構原理、集成規(guī)模、下載方式、邏輯設計手段等方面的每一次進步都為現(xiàn)代電子設計技術的革命與發(fā)展提供了不可或缺的強大動力。 基于 EDA 的八位數(shù)字頻率計的設計 2 第 1 章 、 EDA 的發(fā)展歷程及其應用 (EDA)發(fā)展概述 什么是電子設計自動化 (EDA) 在電子設計技術領域， 可編程邏輯器件 (如 PLD)的應用，已有了很好的普及。 基于 EDA 的八位數(shù)字頻率計的設計 III 目 錄 引 言 .................................................................... 1 第 1章、 EDA 的發(fā)展歷程及其應用 ............................................ 2 (EDA)發(fā)展概述 ...................................... 2 什么是電子設計自動化 (EDA)................................... 2 EDA 的發(fā)展階段及特點 ........................................ 2 、 EDA 的應用 ................................................. 3 EDA的 FPGA/CPLD 的開發(fā) ....................................... 4 FPGA/CPLD 的介紹 ............................................ 4 基于 EDA 工具的 FPGA/CPLD 開發(fā)流程 ............................ 4 用 FPGA/CPLD 開發(fā)的優(yōu)缺點 .................................... 5 VHDL 語言 ........................................................ 5 MAX+PLUS II 介紹 ................................................. 6 第 2章、數(shù)字頻率計的設計 .................................................. 8 ................................................... 8 ................................................... 8 直接測頻法 ................................................. 8 多周期同步測頻法 ........................................... 9 .................................................. 10 ................................................ 11 第 3章、基于 EDA 的數(shù)字頻率計軟件設計 ..................................... 12 ................................................ 12 .............................................. 13 測頻控制信號模塊 TESTCTL： ................................. 14 十進制計數(shù)模塊 CNT10 ： .................................... 15 32 位鎖存模塊 REG32B： ..................................... 16 數(shù)碼顯示電路 ............................................... 17 ............................................ 18 第四章、基于 EDA 的數(shù)字頻率計硬件設計 ..................................... 20 ........................................................ 20 .................................................... 21 第五章 結論 .............................................................. 22 第六章 展望 .............................................................. 23 參 考 文 獻 .............................................................. 24 謝 辭 ................................................................... 25 基于 EDA 的八位數(shù)字頻率計的設計 1 引 言 在 電子設計領域 中 ， EDA 技術是以大規(guī)?？删幊踢壿嬈骷樵O計載體 ,以硬件語言為系統(tǒng)邏輯描述的主要方式 ,以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為 設計工具 ,通過有關的開發(fā)軟件 ,自動完成用軟件設計的電子系統(tǒng)到硬件系統(tǒng)的設計 ,最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術 。 Digital cymometer。s project work with the VHDL language； Finally briefed in the EDA technology front trend of development and system development several experiences. Keywords: Electronic design automation (EDA)。 伴隨著集成電路 (IC)技術的發(fā)展，電子設計自動化 (EDA)逐漸成為重要的設計手段，已經(jīng)廣泛應用于模擬與數(shù)字電路系統(tǒng)等許多領域。 穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。 關鍵 詞 ： 電子設計自動化 (EDA)； GW48 EDA 系統(tǒng) ； FPGA/CPLD； VHDL 語言 ； 數(shù)字頻率計 ；頻率測量； 數(shù)碼管掃描顯示 ； 波形仿真 基于 EDA 的八位數(shù)字頻率計的設計 II Abstract Frequency is a basic parameter of electronics field， ’s a very important clock is very important in high performance electronics system， determining the syetem performance directly. Follows the integrated circuit (IC) technology development, the electronic design automation (EDA) is being the important design method