基于vhdl數(shù)字頻率計(jì)的設(shè)計(jì)開題報(bào)告(已修改)
2025-04-06 12:43 本頁(yè)面
【正文】 山 東 科 技 大 學(xué)本科畢業(yè)設(shè)計(jì)（論文）開題報(bào)告題 目 基于VHDL數(shù)字頻率計(jì)的設(shè)計(jì)學(xué) 院 名 稱 機(jī)械電子工程學(xué)院 專業(yè)班級(jí) 測(cè)控技術(shù)與儀器20071班 學(xué)生姓名 學(xué) 號(hào) 指 導(dǎo) 教 師 填表時(shí)間： 2011 年 3 月 17 日（注意：填表時(shí)間要與大綱要求相一致）填表說(shuō)明（論文）答辯委員會(huì)對(duì)學(xué)生答辯資格審查的依據(jù)材料之一。，由學(xué)生在畢業(yè)設(shè)計(jì)（論文）工作前期完成，經(jīng)指導(dǎo)教師簽署意見、相關(guān)系主任審查后生效。，用A4紙打印。，其中應(yīng)有適當(dāng)?shù)耐馕馁Y料（一般不少于2篇）。（論文）資料，與畢業(yè)設(shè)計(jì)（論文）一同存檔。設(shè)計(jì)（論文）題目基于VHDL數(shù)字頻率計(jì)的設(shè)計(jì)設(shè)計(jì)（論文）類型（劃“√”）工程設(shè)計(jì)應(yīng)用研究開發(fā)研究基礎(chǔ)研究其它√一、 本課題的研究目的和意義數(shù)字頻率計(jì)是電子設(shè)計(jì)、儀器儀表、資源勘測(cè)、計(jì)算機(jī)、通訊設(shè)備、音頻視頻等應(yīng)用領(lǐng)域不可缺少的測(cè)量?jī)x器, 被廣泛應(yīng)用于航天、電子、測(cè)控等領(lǐng)域。在數(shù)字電路中，頻率計(jì)屬于時(shí)序電路，它主要由具有記憶功能的觸發(fā)器構(gòu)成。在計(jì)算機(jī)及各種數(shù)字儀表中，都得到了廣泛的應(yīng)用；在CMOS電路系列產(chǎn)品中，頻率計(jì)是用量最大、品種最多的產(chǎn)品。許多物理量的測(cè)量, 如振動(dòng)、轉(zhuǎn)速等的測(cè)量都涉及到或可以轉(zhuǎn)化為頻率的測(cè)量，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此，頻率的測(cè)量就顯得更為重要。傳統(tǒng)的數(shù)字頻率計(jì)一般是由分離元件搭接而成，用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測(cè)量誤差大、可靠性差。后來(lái)隨著單片機(jī)的大規(guī)模的應(yīng)用, 出現(xiàn)了不少用單片機(jī)控制的頻率測(cè)量系統(tǒng)。相對(duì)于以前用分離元件搭接起來(lái)的頻率測(cè)量系統(tǒng), 單片機(jī)控制的頻率測(cè)量系統(tǒng)在頻率測(cè)量范圍、頻率測(cè)量精度和頻率測(cè)量速度上都有了很大的提高。但由于單片機(jī)工作頻率的限制、單片機(jī)內(nèi)部計(jì)數(shù)器位數(shù)的限制等因素, 由單片機(jī)控制的頻率測(cè)量系統(tǒng)無(wú)法在頻率測(cè)量范圍、頻率測(cè)量精度和頻率測(cè)量速度上取得重大突破。若再增加別的器件, 以彌補(bǔ)單片機(jī)的不足, 不僅會(huì)大大增加系統(tǒng)的復(fù)雜性, 而且不利于系統(tǒng)的集成化。以E D A 工具作為開發(fā)平臺(tái)，運(yùn)用V H D L 語(yǔ)言，將使整個(gè)系統(tǒng)大大簡(jiǎn)化，從而提高整體的性能和可靠性。本課題采用的是等精度數(shù)字頻率計(jì)，在一片F(xiàn)PGA開發(fā)板里實(shí)現(xiàn)了數(shù)字頻率計(jì)的絕大部分功能, 它的集成度遠(yuǎn)遠(yuǎn)超過(guò)了以往的數(shù)字頻率計(jì)。又由于數(shù)字頻率計(jì)最初的實(shí)現(xiàn)形式是用硬件描述語(yǔ)言寫成的程序, 具有通用性和可重用性。 所以在外在的條件(如基準(zhǔn)頻率的提高, 基準(zhǔn)頻率精度的提高)的允許下,只需對(duì)源程序作很小的改動(dòng), 就可以使數(shù)字頻率計(jì)的精度提高幾個(gè)數(shù)量級(jí)。同時(shí)對(duì)于頻率精度要求不高的場(chǎng)合, 可以修改源程序, 使之可以用較小的器件實(shí)現(xiàn), 從而降低系統(tǒng)的整體造價(jià)。二、 本課題的主要研究?jī)?nèi)容（提綱）（1）測(cè)頻模塊的設(shè)計(jì)。這是本課題研究的核心內(nèi)容，通過(guò)VHDL編程使FPGA完成對(duì)被測(cè)信號(hào)、標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)，及相應(yīng)的數(shù)據(jù)處理從而求出被測(cè)信號(hào)的頻率，由外部顯示模
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1