基于vhdl數(shù)字頻率計的設(shè)計開題報告-文庫吧在線文庫
【正文】 制的頻率測量系統(tǒng)在頻率測量范圍、頻率測量精度和頻率測量速度上都有了很大的提高。二、 本課題的主要研究內(nèi)容（提綱）（1）測頻模塊的設(shè)計。（5）人機交互界面的設(shè)計。為國防軍工、航天、武器型號等高科技領(lǐng)域做了大量的計量和測試服務(wù)工作。要進行時間頻率的高精度測量,首先要選用高精密度的時間頻率標準。但是, 不同光波之間和某一光波與銫微波頻標之間的頻差測量都是極其龐大復(fù)雜, 價格昂貴的工程。第一個完成這種轉(zhuǎn)換的是長度。 或者通過一定數(shù)量的基本粒子和阿伏加德羅常數(shù)的精確測量來實現(xiàn)質(zhì)量和物質(zhì)的量。按功能分類，因計數(shù)式頻率計的測量功能很多，用途很廣。如頻率計數(shù)器，只能專門用來測量高頻和微波頻率；時間計數(shù)器，是以測量時間為基礎(chǔ)的計數(shù)器，其測時分辨力和準確度很高，可達ns數(shù)量級；特種計數(shù)器，它具有特種功能，如可逆計數(shù)器、予置計數(shù)器、差值計數(shù)器、倒數(shù)計數(shù)器等，用于工業(yè)和白控技術(shù)等方面。電子計數(shù)器的測頻范圍，低端大部分從10Hz開始；高端則以不同型號的頻率計而異。晶體振蕩器的頻率穩(wěn)定度，是決定頻率計測量誤差的一個重要指標。 設(shè)計成高阻輸入。從國內(nèi)外的研究現(xiàn)狀來看，數(shù)字頻率計主要實現(xiàn)方法有直接式、鎖相式、直接數(shù)字式和混合式四種。FPGA只能識別矩形波信號，所以需要放大整形電路把任意被測信號轉(zhuǎn)化為FPGA能夠識別的矩形波信號。閘門信號由FPGA系統(tǒng)產(chǎn)生，測量結(jié)束時，計數(shù)器的計數(shù)值鎖存到鎖存器, 乘法器從鎖存器中取得被測頻率的計數(shù)值與標準時鐘頻率進行乘法運算,然后再將乘法器運算所得的值與標準時鐘的計數(shù)值送給除法器, 乘法器的結(jié)果為被除數(shù), 標準時鐘的計數(shù)值為除數(shù), 運算所得結(jié)果就是被測信號的頻率, 然后再經(jīng)過二—十進制轉(zhuǎn)換變成BCD 碼, 送給數(shù)碼管顯示。七、 參考文獻 [1] [J].電子設(shè)計應(yīng)用，2004, (12):7476. [2] 徐成,劉彥,李仁發(fā). 一種全同步數(shù)字頻率測量方法的研究[J ] . 電子技術(shù)應(yīng)用,2004 ,38 (12) :43~46[3 ] 李云鵬,王思明. 基于FPGA 的等精度頻率計設(shè)計[J ] . 電子元器件應(yīng)用,2007 ,9 (11) :54~55[4 ] 魏西峰. 全同步數(shù)字頻率測量方法的研究[J ] . 現(xiàn)代電子技術(shù),2005 ,28 (12) :101~105.[ 5]謝小東, 李良超. 基于FPGA 的等精度數(shù)字頻率計設(shè)計[ J] . 實驗科學(xué)與技術(shù), 2005, 3( z1) : 177~179.[6 ] 林占江,林放. 電子測量儀器原理與應(yīng)用[M] . 北京:電子工業(yè)出版社,~70[7 ] [美]Michael John ,Sebastian Smith. 專用集成電路[M] . 北京:電子工業(yè)出版社,~200[8] VegaRodr237。所以頻率的測量誤差是很小的，能夠滿足測量要求。然后預(yù)置閘門關(guān)閉信號（下降沿）到時，計數(shù)器并不立即停止計數(shù)，而是等到被測信號的上升沿到來時才結(jié)束計數(shù)，完成一次測量過程。隨著單片鎖相式數(shù)字頻率計的發(fā)展，鎖相式和數(shù)字式容易實現(xiàn)系列化、小型化、模塊化和工程化，性能也越來越好，已逐步成為兩種最為典型，用處最為廣泛的數(shù)字頻率計。在電子系統(tǒng)非常廣泛的應(yīng)用領(lǐng)域內(nèi)，到處可見到處理離散信息的數(shù)字電路。設(shè)計成低阻 輸入靈敏度是指在側(cè)頻范圍內(nèi)能保證正常工作的最小輸入電壓。數(shù)字頻率計最大的測量周期，一般為10s，可測周期的最小時間，依不同類型的頻率計而定。(3)高速計數(shù)器：最高計數(shù)頻率＞1
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1