晶體管規(guī)則陣列設(shè)計技術(shù)(已修改)
2025-02-01 07:00 本頁面
【正文】 晶體管規(guī)則陣列設(shè)計技術(shù) VLSIC是高度復(fù)雜的集成系統(tǒng) ， 為保證設(shè)計的正確性并且降低設(shè)計難度 ， 提高設(shè)計效率 ， 避免由于在版圖設(shè)計過程中采用復(fù)雜結(jié)構(gòu)而引入不可靠因素 ， 因此 ， 在 VLSI的設(shè)計技術(shù)中大量地采用規(guī)則結(jié)構(gòu) ， 晶體管規(guī)則陣列設(shè)計技術(shù)就是其中之一 。 在這個結(jié)構(gòu)中的基本單元就是 MOS晶體管或CMOS晶體管對 。 ： ； :； ： 晶體管陣列及其邏輯設(shè)計應(yīng)用 ROM是最常用的晶體管規(guī)則陣列，它以晶體管的有無來確定存儲的信號是“ 0”或“ 1”。 全 NMOS結(jié)構(gòu) ROM 163251423212311 ,, RCRRCRCRCRRCRRC ?????????3134223211 , RRCRRCRRRC ???： ； :； ： 動態(tài) NMOS或非結(jié)構(gòu) ROM ROM版圖 1. NMOS或非結(jié)構(gòu) ROM版圖 ： ； :； ： 2. NMOS與非結(jié)構(gòu) ROM版圖 ： ； :； ： 1. 對于并聯(lián)形式的器件采用不制作或開路的方法去除； 2. 對于串聯(lián)形式的器件采用不制作或短路的方法去除； 3. 對于 NMOS管，可以不做柵或漏； 4. 對于 NMOS管，采用離子注入的方法可去除： 1）并聯(lián)結(jié)構(gòu)，采用提高開啟電壓實現(xiàn)開路，注入與襯底相同的雜質(zhì)； 2）串聯(lián)結(jié)構(gòu)，采用降低開啟電壓到負向（耗盡）實現(xiàn)短路，注入與襯底相反的雜質(zhì)。 對器件編程的技術(shù)小結(jié)： 例題： 按照真值表 ， 用 NMOS或非 ROM結(jié)構(gòu)電路實現(xiàn)邏輯 。 地址譯碼器（輸入變量組合的枚舉）： MOS晶體管開關(guān)邏輯 MOS開關(guān)晶體管邏輯是建立在 “
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1