freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

晶體管規(guī)則陣列設計技術(完整版)

2025-02-25 07:00上一頁面

下一頁面
  

【正文】 MOS開關晶體管邏輯是建立在 “ 傳輸晶體管 ”或 “ 傳輸門 ” 基礎上的邏輯結構,所以又稱為傳輸晶體管邏輯。 : ; :; : 晶體管陣列及其邏輯設計應用 ROM是最常用的晶體管規(guī)則陣列,它以晶體管的有無來確定存儲的信號是“ 0”或“ 1”。 查表 41可知,當實現(xiàn) A、 B與非操作時, C0~C3為 1110; 當實現(xiàn) A、 B或非操作時, C0~C3為 1000; 當實現(xiàn) A、 B異或操作時, C0~C3為 0110; 當實現(xiàn) A信號倒相操作時, C0~C3為 1010; A、 B與非操作時, C0~C3為 1110; A、 B或非操作時, C0~C3為 1000; A、 B異或操作時, C0~C3為 0110; A信號倒相操作時, C0~C3為 1010。 門陣列 門陣列是一種規(guī)則化的版圖結構。 采用垂直布線法 , 即水平方向用鋁線作為各單元間的互連線 。 門陣列版圖對電路設計沒有嚴格的要求 , 可以完全按照人們習慣的設計方式構造電路 , 不必考慮邏輯的表達式應是什么形式 。 2. 優(yōu)化門陣列 優(yōu)化門陣列是一種不規(guī)則的門陣列結構,所謂不規(guī)則是指它的單元行的寬度可以不完全相同,即每行的單元數可以有多有少,布線通道的容量可以不完全相同。 。 晶體管規(guī)則陣列設計技術應用 1. EPLD中的宏單元 EPLD( Erasable Programable Logic Devices)是目前應用最為廣泛的現(xiàn)場編程器件之一。 顯然 , 在第一類中 , VLSIC完全采用門陣列技術實現(xiàn)設計 , 而第二類僅僅在 VLSIC中的一部分電路采用了門陣列 。 由于鋁線與多晶硅條或擴散條可以互相跨越 , 因此它們可以共用同一個布線通道
點擊復制文檔內容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1