晶體管規(guī)則陣列設(shè)計(jì)技術(shù)(專業(yè)版)
【正文】 3. 局部門陣列 所謂局部門陣列就是將集成電路中的一部分用門陣列結(jié)構(gòu)設(shè)計(jì)，顯然，它屬于優(yōu)化門陣列范疇。 垂直方向用多晶硅條或擴(kuò)散條作為穿越單元行的通信以及鋁引線交叉的通道 。 棒狀圖 PLA及其拓展結(jié)構(gòu) 可編程邏輯陣列 PLA也是典型的晶體管規(guī)則陣列結(jié)構(gòu)，它采用兩級 ROM形式構(gòu)造電路，其兩級 ROM陣列分別為 “ 與平面 ” 和 “ 或平面 ” ，這是源于大多數(shù)邏輯表達(dá)式采用 “ 與 或 ” 結(jié)構(gòu)。 對器件編程的技術(shù)小結(jié)： 例題： 按照真值表 ， 用 NMOS或非 ROM結(jié)構(gòu)電路實(shí)現(xiàn)邏輯 。 嚴(yán)格地講，門陣列不是一個實(shí)現(xiàn)邏輯的電路結(jié)構(gòu)，它是一種版圖形式。 顯然 ， 在第一類中 ， VLSIC完全采用門陣列技術(shù)實(shí)現(xiàn)設(shè)計(jì) ， 而第二類僅僅在 VLSIC中的一部分電路采用了門陣列 。 。 門陣列版圖對電路設(shè)計(jì)沒有嚴(yán)格的要求 ， 可以完全按照人們習(xí)慣的設(shè)計(jì)方式構(gòu)造電路 ， 不必考慮邏輯的表達(dá)式應(yīng)是什么形式 。 門陣列 門陣列是一種規(guī)則化的版圖結(jié)構(gòu)。 ： ； :； ： 晶體管陣列及其邏輯設(shè)計(jì)應(yīng)用 ROM是最常用的晶體管規(guī)則陣列，它以晶體管的有無來確定存儲的信號是“ 0”或“ 1”。 實(shí)際的 PLA結(jié)構(gòu)中， “ 與平面 ” 并不是由 “ 與門 ” 陣列構(gòu)成，同樣的， “ 或平面 ” 也不是 “ 或門 ”陣列，其兩個 “ 平面 ” 的組合是以 “ 或非 或非 ”或者 “ 與非 與非 ” ，或者其他變形結(jié)構(gòu)的陣列形式出現(xiàn)。 它采用電編寫和電擦除的特殊 MOS器件（ E2PROM器件）作為晶體管規(guī)則陣列中的單元，實(shí)現(xiàn)現(xiàn)場編程 。 固定的 I/O數(shù)量是指對預(yù)先制作的母片 ， 它的外圍 I/O的數(shù)量 、 排列方式是固定的 ， 電源 、 地線的位置也是固定的 。 AB? AB? AB? AB? ? ?ABZ ,AB?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1