晶體管規(guī)則陣列設(shè)計(jì)技術(shù)(更新版)
【正文】 。 嚴(yán)格地講，門陣列不是一個(gè)實(shí)現(xiàn)邏輯的電路結(jié)構(gòu)，它是一種版圖形式。 它不用譯碼電路而直接將輸入變量的原量和非量送入晶體管陣列。 對(duì)器件編程的技術(shù)小結(jié)： 例題： 按照真值表 ， 用 NMOS或非 ROM結(jié)構(gòu)電路實(shí)現(xiàn)邏輯 。 全 NMOS結(jié)構(gòu) ROM 163251423212311 , RCRRCRCRCRRCRRC ?????????3134223211 , RRCRRCRRRC ???： ； :； ： 動(dòng)態(tài) NMOS或非結(jié)構(gòu) ROM ROM版圖 1. NMOS或非結(jié)構(gòu) ROM版圖 ： ； :； ： 2. NMOS與非結(jié)構(gòu) ROM版圖 ： ； :； ： 1. 對(duì)于并聯(lián)形式的器件采用不制作或開(kāi)路的方法去除； 2. 對(duì)于串聯(lián)形式的器件采用不制作或短路的方法去除； 3. 對(duì)于 NMOS管，可以不做柵或漏； 4. 對(duì)于 NMOS管，采用離子注入的方法可去除： 1）并聯(lián)結(jié)構(gòu)，采用提高開(kāi)啟電壓實(shí)現(xiàn)開(kāi)路，注入與襯底相同的雜質(zhì)； 2）串聯(lián)結(jié)構(gòu)，采用降低開(kāi)啟電壓到負(fù)向（耗盡）實(shí)現(xiàn)短路，注入與襯底相反的雜質(zhì)。 棒狀圖 PLA及其拓展結(jié)構(gòu) 可編程邏輯陣列 PLA也是典型的晶體管規(guī)則陣列結(jié)構(gòu)，它采用兩級(jí) ROM形式構(gòu)造電路，其兩級(jí) ROM陣列分別為 “ 與平面 ” 和 “ 或平面 ” ，這是源于大多數(shù)邏輯表達(dá)式采用 “ 與 或 ” 結(jié)構(gòu)。門陣列版圖采用行式結(jié)構(gòu)，在單元行內(nèi)規(guī)則的排列著以標(biāo)準(zhǔn)門定義的門單元。 垂直方向用多晶硅條或擴(kuò)散條作為穿越單元行的通信以及鋁引線交叉的通道 。 門陣列在 VLSI設(shè)計(jì)中的應(yīng)用有兩類三種主要的應(yīng)用形式：電路的完全實(shí)現(xiàn)形式 ， 包括固定門陣列和優(yōu)化門陣列；電路的局部實(shí)現(xiàn)形式 ， 即在系統(tǒng)中的某一部分電路采用門陣列結(jié)構(gòu)加以實(shí)現(xiàn) 。 3. 局部門陣列 所謂局部門陣列就是將集成電路中的一部分用門陣列結(jié)構(gòu)設(shè)計(jì)，顯然，它屬于優(yōu)化門
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1